JPS60168236A - マイクロプログラム制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＣＰＵの制御を行うためのマイクロプログラム
制御装置に関する。

〔従来技術〕

マイクロプログラムに従ってＣＰＬＩ　（中央処理装置
）の制御を行うマイクロプログラム制御装置は、一般の
情報処理装置に広く使用されている。

第１図は従来のマイクロプログラム制御装置の概略を表
わしたものである。マイクロプログラム格納メモＩＪ　
ｌ　１は、ＣＰＬＩ内部に設けられたメモリであり、外
部に設けられる主記憶装置と区別される。マイクロプロ
グラム格納メモリ１１はＦＲＯＭ（プログラマブル・リ
ード・オンリ・メモリ）あるいはＲＡＭ　（ランダム・
アクセス・メモ１月等の記憶素子によって構成されてお
り、マイクロプログラムが格納されている。

マイクロプログラムを構成する個々の命令はマイクロイ
ンストラクションと呼ばれている。マイクロプログラム
格納メモリ１１から読み出されたマイクロインストラク
ション１２は、ラッチ回路１３でラッチされる。ラッチ
回路１３の出力１４はマイクロプログラム実行回路１５
に人力され、ここで命令が解読されて実行される。この
とき、次にアクセスすべきアドレス（以下実行アドレ′
スという）が判明する。この実行アドレス１６は、マイ
クロプログラム格納メモリ１１に供給される。

マイクロプログラム格納メモリ１１では、これによって
指示されたアドレスのマイクロインストラクションを次
のタイミングで出力することになる。

このようにして実行うロック１７に同期してマイクロイ
ンストラクションが順次実行されていく。

以上のマイクロプログラム制御装置は、所定のプログラ
ムを予め格納したメモリを使用してＣＶＵの制御を行う
ので、ソフトウェアをノ＼−ドウエア化したもの（ファ
ームウェア）と見做すこともできる。しかしながらファ
ームウェアを実際に設計したり評価するとき、回路装置
（）１−ドウエア）それ自体から出力される個々の信号
はもはや意味をもたないものとなっている。すなわち設
計あるいは評価の際には、ＣＰＵの制御がどのように行
われていくのかを検討する必要があり、命令を実行する
アドレスの把握が重要な意味をもってくる。

このようなことから、マイクロプログラム制御装置につ
いてデバッグ（虫取り）を行うときには、アドレスバス
に現われる全ビットのアドレス情報をロジックアナライ
ザに接続し、信号状態を個々に判別してアドレスを解読
するという手法がとられていた。七ころがロジックアナ
ライザを用いると、アドレスバスとの接続ミスが発生し
たときアドレスの判別が不可能となる問題があった。ま
たアドレス情報が数多くのビットによって構成される場
合には、ロジックアナライザをアドレスバスに対して一
度に接続することができないという問題もあった。更に
、ロジックアナライザの接続は作業上非常に煩わしいば
かりでなく、作業効率を悪くするという問題もあった。

〔発明の目的〕

本発明はこのような事情に鑑み、所望のアドレスのマイ
クロインストラクションが実行されるか否かを容易に判
別させることのできるマイクロプログラム制御装置を提
供することをその目的とする。

〔発明の構成〕

本発明では外部からアドレスを指定することのできる外
部アドレス設定手段と、設定されたアドレスと実行アド
レスとを比較する比較手段とをマイクロプログラム制御
装置に具備させ、アドレスの一致が検出されたときその
アドレスのマイクロインストラクションが実行されるこ
とを判別可能とさせる。

〔実施例〕

以下実施例につき本発明の詳細な説明する。

第２図は本実施例のマイクロプログラム制御装置を表わ
したものである。第１図と同一部分には同一の符号を付
しており、これらの説明を適宜省略する。この装置には
、外部アドレス設定器２１が備えられている。外部アド
レス設定器２１は例えばディップスイッチから成り、所
望のアドレスをスイッチ操作で設定できるようになって
いる。

外部アドレス設定器２１によって設定された設定アドレ
ス２２は比較回路２３によって実行アドレスと比較され
るようになっている。比較回路２３は、ｎピッ）（ｎは
任意の整数）から成る各アドレス情報をそれぞれのビッ
トに対応させて比較するｎ　個のコンパレータと、これ
らのコンパレータの出力の論理積をとるアンドゲートに
よって構成することができる。比較回路２３は比較結果
２４を出力するようになっており、サンプリング回路２
５がこの結果をサンプリングする。

さてこのマイクロプログラム制御装置のデバッグを行う
とき、作業者は検証すべきアドレスの１つを外部アドレ
ス設定器２１で設定する。マイクロプログラムの個々の
命令であるマイクロインストラクションは、マイクロプ
ログラム格納メモリ１１にアドレスごとに格納されてい
る。マイクロインストラクションが順次実行されていく
様子の一部を例えば第３図に示す。この例の場合、分岐
命令の存在するアドレス（ｍ＋１＞の次のアドレスが検
証すべきものとなることがある。このとき、作業者はア
ドレス（ｍ＋１）の後に続くアドレス（ｍ＋２）あるい
は（ｍ＋　５０　）を外部アドレス設定器２１に設定す
ることになる。

外部アドレス設定器２１にアドレス（ｍ＋２）を設定し
たとすると、作業者はこの状態でマイクロプログラム制
御装置を作動させる。これにより実行うロック１７（第
４図ａ）が所定の周期で発生し、実行アドレス１６（第
４図ｂ）がこれに応じて変化する。このとき設定アドレ
ス２２（第４図Ｃ）は（ｍ＋　２　）に固定されている
。

従って実行アドレス１６が（ｍ）、（ｍ＋１　）と変化
した後、（ｍ＋２）になれば、この時点で設定アドレス
２２と一致し、比較結果２４（第４図ｄ）がＨ（ハイ）
レベルとなる。

サンプリング回路２５はＤ−７リツプフロツプ回路から
成り、実行うロック１７の供給を受け比較結果２４をサ
ンプリングしている。従って実行アドレス１６と設定ア
ドレス２２が一致し比較結果２４がＨレベルになると、
この後の実行うロック１７の立ち上がりから次の立ち上
がりまでＨレベルのアドレス一致パルス２６が出力され
る。アドレス一致パルス２６は例えばディジタルトレー
サ等の検証用の装置の同期端子に入力され、ＣＰＵの動
作の解析が行われる。

なお実施例では外部アドレス設定器２１をスイッチとし
て説明したが、アドレスを論理的に発生させる回路とし
てもよいことは当然である。

〔発明の効果〕

以上説明したように本発明によればマイクロブロクラム
制御装置にアドレス判別用の回路部分を一体として設け
たので、デパックを簡易にかつ正確に行うことができる
。

【図面の簡単な説明】

第１図は従来のマイクロプログラム制御装置のブロワ′
り図、第２図は本発明の一実施例におけるマイクロプロ
グラム制御装置のブロック図、第３図はマイクロインス
トラクションの流れの一部を表わした流れ図、第４図は
本実施例の装置の動作を説明するだめのタイミング図で
ある。 １１・・・・・・マイクロプロクラム格納メモリ、１２
・・・・・・マイクロインストラクション、１３・・・
・・・ラッチ回路、 １６・・・・・・実行アドレス、 １７・・・・・・実行うロック、 ２１・・・・・・外部アドレス設定器、２３・・・・・
・比較回路、 ２５・・・・・・サンプリング回路。 出　願　人　富士ゼロックス株式会社 代　理　人　弁理士　山　内　梅　雄 第　１　図 第　２　圓

Claims (1)

【特許請求の範囲】
1. マイクロプログラムを格納したマイクロプログラム格納
   メモリと、前記メモリから読み出されるマイクロインス
   トラクションをラッチするラッチ手段と、このラッチ手
   段の出力を解読しマイクロプログラムの実行を行うマイ
   クロプログラム実行手段と、外部からマイクロプログラ
   ムのアドレスを設定する外部アドレス設定手段と、マイ
   クロプログラム実行手段によって解読された次に実行す
   べきアドレスと前記外部アドレス設定手段によって設定
   されたアドレスとを比較する比較手段と、この比較手段
   が両アドレスの一致を検出したときパルスを出力するパ
   ルス発生手段とを具備することを特徴とするマイクロプ
   ログラム制御装置。