JPS60235253A - 障害処理方式 - Google Patents
障害処理方式Info
- Publication number
- JPS60235253A JPS60235253A JP59091495A JP9149584A JPS60235253A JP S60235253 A JPS60235253 A JP S60235253A JP 59091495 A JP59091495 A JP 59091495A JP 9149584 A JP9149584 A JP 9149584A JP S60235253 A JPS60235253 A JP S60235253A
- Authority
- JP
- Japan
- Prior art keywords
- service processor
- flop
- main storage
- microprogram
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、障害情報を採集する障害処理方式に関し、特
に主記憶装置の障害情報を中央処理装置を使用して採集
する方式に関する。
に主記憶装置の障害情報を中央処理装置を使用して採集
する方式に関する。
（従来技術）
従来、チャネルからのデータ転送時において主記憶装置
の内部で障害が発生した場合には、サービスプロセサに
よって障害情報を採集することができなかった。このた
め、チャネルからのデータの転送時に主記憶装置の内部
で障害が発生した場合には、その障害情報を採取するこ
とが不可能であると云う欠点があった。
の内部で障害が発生した場合には、サービスプロセサに
よって障害情報を採集することができなかった。このた
め、チャネルからのデータの転送時に主記憶装置の内部
で障害が発生した場合には、その障害情報を採取するこ
とが不可能であると云う欠点があった。
（発明の目的）
本発明の目的は、主記憶装［δの内部で障害が発生した
場合、サービスプロセサに障害の発生を知らせ、サービ
スプロセサが中央処理装置を使用して主記憶装ｊ箇の障
害情報を採集することによシ上記欠点ヲ屏決し、チャネ
ルからのデータ転送時に主記憶装置の内部で障害が発生
した場合であってもサービスプロセサが障害情報を採集
することができるように構成した障害処理オペを提供す
るととＫある。
場合、サービスプロセサに障害の発生を知らせ、サービ
スプロセサが中央処理装置を使用して主記憶装ｊ箇の障
害情報を採集することによシ上記欠点ヲ屏決し、チャネ
ルからのデータ転送時に主記憶装置の内部で障害が発生
した場合であってもサービスプロセサが障害情報を採集
することができるように構成した障害処理オペを提供す
るととＫある。
（発明の構成）
本発明による障害処理方式は要求手段と、第１のフリッ
プフロップと、マイクロプログラム制御手段と、バッフ
ァメモリと、第２の７リツプフロツプと、実行停止手段
と、リセツ） ｆａ制御手段とを具備して構成すること
によシ実現したものである。
プフロップと、マイクロプログラム制御手段と、バッフ
ァメモリと、第２の７リツプフロツプと、実行停止手段
と、リセツ） ｆａ制御手段とを具備して構成すること
によシ実現したものである。
要求手段は、主記憶装置に障害が発生したときにサービ
スプロセサに障害の処理を要求するためのものである。
スプロセサに障害の処理を要求するためのものである。
第１のフリップフロップは、上記要求が発生しタトキに
サービスプロセサから主記憶装置の障害情報を読取るよ
う指示する。
サービスプロセサから主記憶装置の障害情報を読取るよ
う指示する。
マイクロプログラム制御手段は、第１のフリップフロッ
プがセットされたときに命令実行の終了時の割込み処理
を行い、主記憶装置の障害情報全読取シ、障害情報を読
取った後に第１のフリップフロップをリセットするため
のものである。
プがセットされたときに命令実行の終了時の割込み処理
を行い、主記憶装置の障害情報全読取シ、障害情報を読
取った後に第１のフリップフロップをリセットするため
のものである。
バッファメモリは、障害情報を格納するためのものであ
る。
る。
第２のフリップフロップは、バッファメモリの内部に記
憶された障害情報の読取りをサービスプロセサに要求す
るため、マイクロプログラム制御（手段によってセット
することが可能なものである。
憶された障害情報の読取りをサービスプロセサに要求す
るため、マイクロプログラム制御（手段によってセット
することが可能なものである。
実行停止手段は、第２のフリップフロップ全セットする
ことによってマイクロプログラムの実行を停止させるた
めのものである。
ことによってマイクロプログラムの実行を停止させるた
めのものである。
リセット制御手段は、上記停止の状態においてサービス
プロセサによりバッファメモリの内容を読取シ、読取シ
の後にサービスプロセサにより第２のフリップフロップ
をリセットするためのものである。
プロセサによりバッファメモリの内容を読取シ、読取シ
の後にサービスプロセサにより第２のフリップフロップ
をリセットするためのものである。
（実施例）
次に、本発明について１ン１面を参照して詳細に説明す
る。
る。
第１図〒診照すると、本発明による障害処理方式の一実
施例は主記憶装置１とサービスプロセサ２とに接続され
た中央処理袋ｍ：３ Ｋより実現されており、主記′厖
装置１に障害が発生した場合にはサービスプロセサ２に
対して信号線１００を介して１幇害の発生全通知するも
のである。第１図において、４は第１のデコード回路、
５は第１の７リツプフロツブ、６はアドレスレジスタ、
７は制御記憶、８け！ｆｊｌｌ ｒｎ記憶レジスタ、９
は分岐制御回路、１０は読出しレジスタ、１１はバッフ
ァメモリ、１２は第２のデコード回路、１６は＠２のフ
リップフロップである。
施例は主記憶装置１とサービスプロセサ２とに接続され
た中央処理袋ｍ：３ Ｋより実現されており、主記′厖
装置１に障害が発生した場合にはサービスプロセサ２に
対して信号線１００を介して１幇害の発生全通知するも
のである。第１図において、４は第１のデコード回路、
５は第１の７リツプフロツブ、６はアドレスレジスタ、
７は制御記憶、８け！ｆｊｌｌ ｒｎ記憶レジスタ、９
は分岐制御回路、１０は読出しレジスタ、１１はバッフ
ァメモリ、１２は第２のデコード回路、１６は＠２のフ
リップフロップである。
第１区において、障害の通知によりサービスプロセサ２
は０ｊ１］御信号線′１０１を介して主記憶装置１の障
害１ｈ報の採果を中央処理装置６に対して依頼する。信
号線１０１上の制御信号は第１のデコード回路４によっ
て解読され、制御信号線１０２を介して第１の７リツプ
フロツプ５をセットする。
は０ｊ１］御信号線′１０１を介して主記憶装置１の障
害１ｈ報の採果を中央処理装置６に対して依頼する。信
号線１０１上の制御信号は第１のデコード回路４によっ
て解読され、制御信号線１０２を介して第１の７リツプ
フロツプ５をセットする。
中央処理装置３ば、制御信号線１０３を通ったソフトウ
ェアのオペレーションコードを制御記憶のアドレスレジ
スタ６にセットし、制御記憶７でオペレーションコード
の分岐を行い、マイクロプログラムを制御記憶レジスタ
８にセットする。次のマイクロプログラムは、制御記憶
レジスタ８の一部のフィールドにより信号線１０４を通
って制御記憶７のアドレス全決定する。マイクロプログ
ラムの分岐は制御記憶レジスタ８の一部のフィールドに
通ずる信号線１０５と２分岐情報信号線１０６とを入力
とした分岐制御回路９の出力信号十字４によシ信号線１
０７上で行う。
ェアのオペレーションコードを制御記憶のアドレスレジ
スタ６にセットし、制御記憶７でオペレーションコード
の分岐を行い、マイクロプログラムを制御記憶レジスタ
８にセットする。次のマイクロプログラムは、制御記憶
レジスタ８の一部のフィールドにより信号線１０４を通
って制御記憶７のアドレス全決定する。マイクロプログ
ラムの分岐は制御記憶レジスタ８の一部のフィールドに
通ずる信号線１０５と２分岐情報信号線１０６とを入力
とした分岐制御回路９の出力信号十字４によシ信号線１
０７上で行う。
サービスプロセサ２により主記憶装置１の障害情報の採
集要求が送出されているときには、命令の終了時点で信
号線１０８上の制御信号によってマイクロプラグラムは
割込み処理ルーチンに分岐する。処理ルーチンにおいて
は、主記憶装置１からの障害イ箔報を信号１９ｉ！１０
９と制御信号線１１０とによって読出しレジスタ１０に
セットする。その後、セットされた’ｆ’Ａ報はイ乙号
紗１１１を通ってバッファメモリ１１に格納される。格
納終了後、マイクロプログラムは１ｉｌｌ 師信号ｍ
１１２ ｆ介して第２のデコード回路１２によりリセッ
ト信号を信号線１１６上に送出し、第１の７リツプフロ
ツプ５をリセットする。サービスプロセサ２に対してバ
ッファメモリ１１の内容の読取りを要求するために、マ
イクロプログラムは制御信号線１１２’（ｉ−介して第
２のデコード回路１２を介してセットａ号を信号線１１
４Ｊ二に送出し、第２の７リツプフロツプ１６をセット
する。第２のフリップフロップ１３のコンプリメン）（
−Ｖ号は信号線１１５によってｆｌｆ制御記憶レジスタ
８の更新を抑止し、信号線１１６を介１〜で送出された
サービスプロセサ２への要求信号によってサービスプロ
セサ２に読取りを要求する。
集要求が送出されているときには、命令の終了時点で信
号線１０８上の制御信号によってマイクロプラグラムは
割込み処理ルーチンに分岐する。処理ルーチンにおいて
は、主記憶装置１からの障害イ箔報を信号１９ｉ！１０
９と制御信号線１１０とによって読出しレジスタ１０に
セットする。その後、セットされた’ｆ’Ａ報はイ乙号
紗１１１を通ってバッファメモリ１１に格納される。格
納終了後、マイクロプログラムは１ｉｌｌ 師信号ｍ
１１２ ｆ介して第２のデコード回路１２によりリセッ
ト信号を信号線１１６上に送出し、第１の７リツプフロ
ツプ５をリセットする。サービスプロセサ２に対してバ
ッファメモリ１１の内容の読取りを要求するために、マ
イクロプログラムは制御信号線１１２’（ｉ−介して第
２のデコード回路１２を介してセットａ号を信号線１１
４Ｊ二に送出し、第２の７リツプフロツプ１６をセット
する。第２のフリップフロップ１３のコンプリメン）（
−Ｖ号は信号線１１５によってｆｌｆ制御記憶レジスタ
８の更新を抑止し、信号線１１６を介１〜で送出された
サービスプロセサ２への要求信号によってサービスプロ
セサ２に読取りを要求する。
第２のフリップフロップ１６がセットさ２′している期
間、マイクロプログラムは停止している。上記停止の期
間に、バッファメモリ１１の障害情報を信号線１１８を
使ってサービスプロセサ２に読出す。読出し終了後、制
御信号線１０１を介し、て第１のデコード回路４によシ
第２の７リソブフロツブ１３をリセットするように指示
する制御信号をサービスプロセサ２から信号線１１７に
送出する。第２のフリップフロップ１２がリセットされ
ることによシ、制御記憶レジスタ８にマイクロプログラ
ムがセットされて実行が再開される。このようにして第
１の７リツプフロツプ５は主記憶装置１の障害情報の格
納の指示に使用され、第２の７リツプフロツブ１３はサ
ービスプロセサ２におけるバッファメモリ１１の内容の
読取りの要求に使用される。
間、マイクロプログラムは停止している。上記停止の期
間に、バッファメモリ１１の障害情報を信号線１１８を
使ってサービスプロセサ２に読出す。読出し終了後、制
御信号線１０１を介し、て第１のデコード回路４によシ
第２の７リソブフロツブ１３をリセットするように指示
する制御信号をサービスプロセサ２から信号線１１７に
送出する。第２のフリップフロップ１２がリセットされ
ることによシ、制御記憶レジスタ８にマイクロプログラ
ムがセットされて実行が再開される。このようにして第
１の７リツプフロツプ５は主記憶装置１の障害情報の格
納の指示に使用され、第２の７リツプフロツブ１３はサ
ービスプロセサ２におけるバッファメモリ１１の内容の
読取りの要求に使用される。
（発明の効果）
本発明は以上説明したように、チャネルをアクセスする
ときの主記憶装置の障害情報をサービスプロセサに格納
するよう構成することに」ニジ、障害検出時の分解能に
役立たせることがでもろという効果がある。
ときの主記憶装置の障害情報をサービスプロセサに格納
するよう構成することに」ニジ、障害検出時の分解能に
役立たせることがでもろという効果がある。
第１図は、本発明による障害処理方式を実現するための
構成の一実施例を示すブロック図である。 １・・・主記憶装置 ２・・Φサービスプロセサ ３・・・中央処理装置 ４．１２・拳・デコード回路 ５．１３・・・フリップフロップ ６１１１１ ＠アドレスレジスタ ７拳拳・制御記憶 ８・・・制御ｋｌ：憶レジスタ ９・・・分岐制御回路 １０・・・読出しレジスタ １１０．・バッファメモリ １００〜１１８・・・信号線 特許出願人 日本電鋤株式会社 代理人 弁理士 井 ノ ロ 鱒
構成の一実施例を示すブロック図である。 １・・・主記憶装置 ２・・Φサービスプロセサ ３・・・中央処理装置 ４．１２・拳・デコード回路 ５．１３・・・フリップフロップ ６１１１１ ＠アドレスレジスタ ７拳拳・制御記憶 ８・・・制御ｋｌ：憶レジスタ ９・・・分岐制御回路 １０・・・読出しレジスタ １１０．・バッファメモリ １００〜１１８・・・信号線 特許出願人 日本電鋤株式会社 代理人 弁理士 井 ノ ロ 鱒
Claims (1)
- 【特許請求の範囲】 主記憶装置に障害が発生したときにサービスプロセサに
前記障害の処理全要求するための要求手段と、前記要求
が発生したときに前記サービスプロセサから前記主記憶
装置の障害情報を読取るよう指示するための第１のフリ
ップフロップと、前記第１のノリツブフロップがセット
されたときに命令実行の終了時の割込み処理を行い、前
記主記憶装置の障害情報全読取シ、前記障害情報を読取
った後に前記第１の７リツプフロツブをリセットするた
めのマイクロプログラム制御手段と、前記障害情報を格
納するためのバッファメモリと、前記バックアメモリの
内部に記憶された前記障害情報の読取シを前記サービス
プロセサに要求するため、前記マイクロプログラム制御
手段によってセットすることが可能な第２の７リツプフ
ロツブと。 前記第２のフリップフロップをセットすることによって
前記マイクロプログラムの実行を停止させるための実行
停止手段と、前記停止の状態において前記サービスプロ
セサにより前記バッファメモリの内容を読取り、前記読
取りの後に前記サービスプロセサによシ前記第２の７リ
ツプフロツブをリセットするためのリセット制御手段と
を具備して構成することにより実現したことを特徴とす
る障害処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59091495A JPS60235253A (ja) | 1984-05-08 | 1984-05-08 | 障害処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59091495A JPS60235253A (ja) | 1984-05-08 | 1984-05-08 | 障害処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60235253A true JPS60235253A (ja) | 1985-11-21 |
Family
ID=14027989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59091495A Pending JPS60235253A (ja) | 1984-05-08 | 1984-05-08 | 障害処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60235253A (ja) |
-
1984
- 1984-05-08 JP JP59091495A patent/JPS60235253A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02230455A (ja) | 外部記憶装置の割込み制御方式 | |
| EP0290942B1 (en) | Guest machine execution control system for virtual machine system | |
| EP0477385B1 (en) | Method of resetting adapter module at failing time and computer system executing said method | |
| JP2877095B2 (ja) | マルチプロセッサシステム | |
| JPS60235253A (ja) | 障害処理方式 | |
| JP2505044B2 (ja) | 割込制御方式 | |
| JPS6259816B2 (ja) | ||
| JP2595697B2 (ja) | メッセージ処理システム | |
| JPH0414378B2 (ja) | ||
| JPH01158554A (ja) | Ｄｍａ装置を備えたデータ処理システム | |
| JP2021149293A (ja) | 情報処理装置、方法及びプログラム | |
| JPS60144820A (ja) | 入出力チヤネル処理装置 | |
| JPS61101864A (ja) | プログラム制御方式 | |
| JPS60204034A (ja) | 制御記憶装置の書換え制御方式 | |
| JPH0650486B2 (ja) | データチェイン処理方式 | |
| JPH0535456B2 (ja) | ||
| JPH01147758A (ja) | チャネル装置 | |
| JPS63206846A (ja) | メモリアクセス再実行方式 | |
| JPH01302456A (ja) | チャネル制御ブロックを用いたデータ転送制御方式 | |
| JPH0451849B2 (ja) | ||
| JPH0675789A (ja) | 情報処理装置 | |
| JPH0445870B2 (ja) | ||
| JPH05250300A (ja) | 情報処理装置 | |
| JPH0419580B2 (ja) | ||
| JPS5990130A (ja) | デ−タバツフア制御方式 |