JPS60257570A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60257570A JPS60257570A JP59115293A JP11529384A JPS60257570A JP S60257570 A JPS60257570 A JP S60257570A JP 59115293 A JP59115293 A JP 59115293A JP 11529384 A JP11529384 A JP 11529384A JP S60257570 A JPS60257570 A JP S60257570A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- nitride film
- emitter
- manufacturing
- impurity ions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000000137 annealing Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａｌ技術分野
この発明はバイポーラトランジスタを含む半導体装置、
特にベース、エミッタ領域の形成がセルフアライメント
によって行われる半導体装置の製造方法に関する。
特にベース、エミッタ領域の形成がセルフアライメント
によって行われる半導体装置の製造方法に関する。
（ｂｌ従来技術とその欠点
バイポーラトランジスタを製造する典型的な方法では、
拡散、ホトエツチング工程を繰り返すことによってシリ
コン基板上にコレクタ、ベース。
拡散、ホトエツチング工程を繰り返すことによってシリ
コン基板上にコレクタ、ベース。
エミッタの各領域を形成するようにしている。しかし、
この方法ではアライメントを行うのにマスクを使用をす
るため高精度な位置合わせが要求され、低雑音、高周波
のトランジスタを製造する場合には位置合わせのための
ある程度のアローワンスを設定する必要があるとともに
、そのアローワンスのためにエミツタ幅をある程度以上
小さくすることができず、高性能の低雑音、高周波用ト
ランジスタを製造するのに限界があった。そこで、この
問題を解決するために多結晶シリコンを使用することに
よってセルファラインで位置合わせてきるようにした多
くの方法が提案、実施されているが、何れの方法もエミ
ッタコンタクトのための位置合わせだげをセルファライ
ンで行ったり、エミツタ幅だけをセルファラインで規定
したりするもので、一連の製造工程において性能向上の
重要な要素であるエミツタ幅、エミッタコンタクト部、
ヘース抵抗を小さくするための外部ベース層（Ｐ層層）
すべてをセルファラインで形成できるものではなかった
。
この方法ではアライメントを行うのにマスクを使用をす
るため高精度な位置合わせが要求され、低雑音、高周波
のトランジスタを製造する場合には位置合わせのための
ある程度のアローワンスを設定する必要があるとともに
、そのアローワンスのためにエミツタ幅をある程度以上
小さくすることができず、高性能の低雑音、高周波用ト
ランジスタを製造するのに限界があった。そこで、この
問題を解決するために多結晶シリコンを使用することに
よってセルファラインで位置合わせてきるようにした多
くの方法が提案、実施されているが、何れの方法もエミ
ッタコンタクトのための位置合わせだげをセルファライ
ンで行ったり、エミツタ幅だけをセルファラインで規定
したりするもので、一連の製造工程において性能向上の
重要な要素であるエミツタ幅、エミッタコンタクト部、
ヘース抵抗を小さくするための外部ベース層（Ｐ層層）
すべてをセルファラインで形成できるものではなかった
。
（Ｃ１発明の目的
この発明の目的は、上記の各要素をすべてセルファライ
ンで簡単に形成できる半導体装置の製造方法を提供する
ことにある。
ンで簡単に形成できる半導体装置の製造方法を提供する
ことにある。
（ｄ＋発明の構成
ｔ 第１図（Ａ）〜（Ｇ）はこの発明にがかるハイ□
ポーラトランジスタ製造方法を工程順に示す図である。
以下工程順にこの製造方法について詳述する。
（１）−・第１図（Ａ）
Ｎ型シリコン基板１上にポリシリコン（多結晶シリコン
）２をＣＶＤ法によって堆積させる。さらにそのポリシ
リコン２の上に酸化シリコン（Ｓｉ０ｚ）をＣＶＤ形成
または熱酸化形成する。その後、製造しようとするトラ
ンジスタのエミツタ幅より僅かに大きい幅の窒化膜（ｓ
ｉ３Ｎ４）４をＣＶＤ、ホトエツチングにより形成する
。
）２をＣＶＤ法によって堆積させる。さらにそのポリシ
リコン２の上に酸化シリコン（Ｓｉ０ｚ）をＣＶＤ形成
または熱酸化形成する。その後、製造しようとするトラ
ンジスタのエミツタ幅より僅かに大きい幅の窒化膜（ｓ
ｉ３Ｎ４）４をＣＶＤ、ホトエツチングにより形成する
。
（２１−−一第１図（Ｂ）
外部ベース層の外側を規定し、トランジスタ領域となる
部分を開口させたレジスト５を使用し、ウェットエッチ
を行う。この際、窒化膜４の下部両側に小幅のサイドエ
ッチ部ｔが形成されるまでエッチする。
部分を開口させたレジスト５を使用し、ウェットエッチ
を行う。この際、窒化膜４の下部両側に小幅のサイドエ
ッチ部ｔが形成されるまでエッチする。
＋３１−一一第１図（Ｃ）
不純物イオンであるボロン６をイオン打ぢ込のする。イ
オン打ち込みの際のエネルギーを適当に選択することで
窒化膜４のサイドエッチ部ｔの直下の基板内にはＰ層が
、また窒化膜の両側に外部ベース層となるー、き領域に
はＰ層層が形成される（４）−第１図（Ｄ） レジスト５を取り除き選択酸化を行う。このときＰ層層
およびＰ層は図示するように基板内で拡散され、酸化シ
リコン３にはバーズビーク７が形成される。
オン打ち込みの際のエネルギーを適当に選択することで
窒化膜４のサイドエッチ部ｔの直下の基板内にはＰ層が
、また窒化膜の両側に外部ベース層となるー、き領域に
はＰ層層が形成される（４）−第１図（Ｄ） レジスト５を取り除き選択酸化を行う。このときＰ層層
およびＰ層は図示するように基板内で拡散され、酸化シ
リコン３にはバーズビーク７が形成される。
（５）−第１図（Ｅ）
窒化膜４をエツチングにより取り除き、再度ボロン６′
をイオン打ち込みする。この場合、取り除いた窒化膜４
の下部基板内では、酸化シリコン３の薄い部分だげボロ
ンが通過し、それ以外の部分はホロンの通過がない。基
板内に通過したボロン６′は低濃度のＰ一層となる。
をイオン打ち込みする。この場合、取り除いた窒化膜４
の下部基板内では、酸化シリコン３の薄い部分だげボロ
ンが通過し、それ以外の部分はホロンの通過がない。基
板内に通過したボロン６′は低濃度のＰ一層となる。
（６）−第１図（Ｆ）
アニール処理によって上記Ｐ層層を活性化してさらにそ
のＰ一層の上部の酸化シリコン３の厚さ分だけ酸化シリ
コン３全体をエツチングする。
のＰ一層の上部の酸化シリコン３の厚さ分だけ酸化シリ
コン３全体をエツチングする。
（７）−第１図（Ｇ）
上記Ｐ層層に対してエミツタ層となるべき不純物イオン
であるヒ素をイオン打ち込みする。さらにその後アニー
ル処理を行って活性化、拡散させる。
であるヒ素をイオン打ち込みする。さらにその後アニー
ル処理を行って活性化、拡散させる。
この後、Ｐ１ヘースコンタクトのための窓明けを行い、
Ａ７！配線を行ってトランジスタを形成する。この場合
、エミッタに対するＡＮ配線はポリシリコン２上に行わ
れる。
Ａ７！配線を行ってトランジスタを形成する。この場合
、エミッタに対するＡＮ配線はポリシリコン２上に行わ
れる。
（ｄ１発明の効果
以上のようにこの発明によれば、次の効果を奏すること
ができる。
ができる。
（１）エミツタ層に対するＰ゛ヘース層よびＰベース層
がセルファラインで形成することにより、ヘースコンタ
クト付近は抵抗値の低いＰ″層を形成することができる
ためヘース抵抗が非常に小さくなると共にヘースエミソ
タ接合近傍は低濃度のＰ一層が形成できるためヘースと
エミソク間の容量も小さくなるため、低雑音のトランジ
スタを作成することができる。
がセルファラインで形成することにより、ヘースコンタ
クト付近は抵抗値の低いＰ″層を形成することができる
ためヘース抵抗が非常に小さくなると共にヘースエミソ
タ接合近傍は低濃度のＰ一層が形成できるためヘースと
エミソク間の容量も小さくなるため、低雑音のトランジ
スタを作成することができる。
（２）エミツタ層およびエミッタコンタクトもセルファ
ラインとなるため、エミッタの微細加工が可能で高周波
特性が大幅に向上する。
ラインとなるため、エミッタの微細加工が可能で高周波
特性が大幅に向上する。
（３）窒化膜エツチング用のマスク、■〕゛層形成用の
マスクおよびＰ゛ヘース層コンタクト用マスつてヘース
、エミッタおよびそれらのコンタクトが形成できるため
、従来と同しマスク数で高性能のｉ・ランシスタを作成
できる利点がある。
マスクおよびＰ゛ヘース層コンタクト用マスつてヘース
、エミッタおよびそれらのコンタクトが形成できるため
、従来と同しマスク数で高性能のｉ・ランシスタを作成
できる利点がある。
第１図（Ａ）〜（Ｇ）はこの発明に係るハイポーラトラ
ンジスク製造方法を工程順に示す図である。 出願人 ローム株式会社 代理人 弁理士 小森久夫 竺１図 （Ａ） （Ｃ） ↓ ↓ ↓ ↓ Ｉ １１１ ↓ Ｉ 擲１図 （Ｇ）
ンジスク製造方法を工程順に示す図である。 出願人 ローム株式会社 代理人 弁理士 小森久夫 竺１図 （Ａ） （Ｃ） ↓ ↓ ↓ ↓ Ｉ １１１ ↓ Ｉ 擲１図 （Ｇ）
Claims (1)
- 【特許請求の範囲】 （１１Ｎ型シリコン基板にポリシリコンと窒化膜を形成
した後その窒化膜がエミツタ幅より僅かに大きい幅にな
り且つその下部両側に小幅のサイドエッチ部が形成され
るようホトエツチングを行い、不純物イオン打ち込みに
て前記サイドエッチ部の直下の基板内にＰ層を、窒化膜
の両側に外部ベース層となるべきＰ“層を形成し、 選択酸化によって前記Ｐ層層およびＰ層を拡散した後残
窒化膜を取り除いてその下部の基板内に不純物イオンの
打ち込みによって内部ベース層となるべきＰ一層を形成
し、 次いでＰ一層の上部の酸化膜の厚さ分だけ酸化膜全体を
エツチングし、 さらに前記Ｐ層層に対してエミツタ層となるべき不純物
イオンを打ち込み、 その後Ｐ４ベースコンタクトのための窓明けおよび金属
配線を行うことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59115293A JPS60257570A (ja) | 1984-06-04 | 1984-06-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59115293A JPS60257570A (ja) | 1984-06-04 | 1984-06-04 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60257570A true JPS60257570A (ja) | 1985-12-19 |
| JPH0462454B2 JPH0462454B2 (ja) | 1992-10-06 |
Family
ID=14659065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59115293A Granted JPS60257570A (ja) | 1984-06-04 | 1984-06-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60257570A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS546471A (en) * | 1977-06-16 | 1979-01-18 | Nec Corp | Manufacture of semiconductor device |
| JPS5975661A (ja) * | 1982-10-22 | 1984-04-28 | Fujitsu Ltd | 半導体装置及びその製造方法 |
-
1984
- 1984-06-04 JP JP59115293A patent/JPS60257570A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS546471A (en) * | 1977-06-16 | 1979-01-18 | Nec Corp | Manufacture of semiconductor device |
| JPS5975661A (ja) * | 1982-10-22 | 1984-04-28 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0462454B2 (ja) | 1992-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60175453A (ja) | トランジスタの製造方法 | |
| JPH01259560A (ja) | 半導体集積回路装置 | |
| JPS60257570A (ja) | 半導体装置の製造方法 | |
| JPS5879766A (ja) | Ｍｏｓ型半導体装置の製造法 | |
| JP2715494B2 (ja) | 半導体装置の製造方法 | |
| JPS60136377A (ja) | 絶縁ゲ−ト半導体装置の製造法 | |
| JPH04116933A (ja) | 半導体装置の製造方法 | |
| JP2817213B2 (ja) | 半導体装置の製造方法 | |
| JPH02135738A (ja) | 半導体装置の製造方法 | |
| JPS6158263A (ja) | 半導体装置の製造法 | |
| JPS6142163A (ja) | 半導体装置の製造方法 | |
| JPH0697276A (ja) | 半導体装置の製造方法 | |
| JPS5966168A (ja) | 半導体装置の製法 | |
| JPS59135764A (ja) | 半導体装置の製造方法 | |
| JPS59105367A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPH0579186B2 (ja) | ||
| JPH0226034A (ja) | 半導体装置の製造方法 | |
| JPS61279126A (ja) | 金属酸化物電界効果形トランジスタの製造方法 | |
| JPS62243368A (ja) | 半導体装置の製造方法 | |
| JPS5886768A (ja) | 半導体装置の製造方法 | |
| JPS63211756A (ja) | 半導体装置の製造方法 | |
| JPH08340107A (ja) | Ｍｏｓ電界効果トランジスタの製造方法 | |
| JPS6179254A (ja) | 半導体装置 | |
| JPS62115770A (ja) | 半導体装置の製造方法 | |
| JPS61245572A (ja) | 半導体装置 |