JPS60263444A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60263444A JPS60263444A JP59120401A JP12040184A JPS60263444A JP S60263444 A JPS60263444 A JP S60263444A JP 59120401 A JP59120401 A JP 59120401A JP 12040184 A JP12040184 A JP 12040184A JP S60263444 A JPS60263444 A JP S60263444A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- resistance element
- grid
- lattice
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明はマスタースライス形半導体装置に関する。
従来より、マスタースライス形半導体装置で用いられる
配線は予め決められている配線格子上に配設することに
より、配線の規則性が保たれている。しかし素子間の接
続部分では一般にこの規則性は保持されない。その理由
を以下説明する。
配線は予め決められている配線格子上に配設することに
より、配線の規則性が保たれている。しかし素子間の接
続部分では一般にこの規則性は保持されない。その理由
を以下説明する。
第１図は従来例に係る抵抗素子と配線との接続関係を示
す上面図であり、ｌは縦側の配線格子。
す上面図であり、ｌは縦側の配線格子。
２は横側の配線格子（実線部）であり、１１は抵抗素子
である。８１．８２．８８は配線格子上に設けられた配
線（斜線部）であり、２１ 、２２ 。
である。８１．８２．８８は配線格子上に設けられた配
線（斜線部）であり、２１ 、２２ 。
２８は配線８１．８２．８８を抵抗素子１１に接続する
ための開孔部（ばつ印部）であＺ）。配線８１において
は、隣接する配線格子と短絡しない距離が保たれている
が、配線８２は近接しすぎており、また配線８Ｂは重な
っている。このため隣接配線格子を使用できないことも
あり、配線な配設できる配線格子数が減少していた。こ
れは抵抗精度を保持するため、また製造技術上の制約の
ため抵抗素子の形状を一律に定めていたからである。そ
れにまた従来は、ゲートアレイの規模が小さく必要な配
線数もさほど多くなかったので配線格子に余裕があった
。さらに計算機に依る自動配線処理ブログラムの機能が
単純であったために、短い距離の空き格子が生じていて
も有効に利用できなかった。
ための開孔部（ばつ印部）であＺ）。配線８１において
は、隣接する配線格子と短絡しない距離が保たれている
が、配線８２は近接しすぎており、また配線８Ｂは重な
っている。このため隣接配線格子を使用できないことも
あり、配線な配設できる配線格子数が減少していた。こ
れは抵抗精度を保持するため、また製造技術上の制約の
ため抵抗素子の形状を一律に定めていたからである。そ
れにまた従来は、ゲートアレイの規模が小さく必要な配
線数もさほど多くなかったので配線格子に余裕があった
。さらに計算機に依る自動配線処理ブログラムの機能が
単純であったために、短い距離の空き格子が生じていて
も有効に利用できなかった。
ところで近年のゲートアレイの規模の増大に伴う配線数
の増加によりチップサイズが大型化し、このため良品の
歩留りの低下を招いている。一方、最近の製造技術の向
上により抵抗素子形状の微細加工も可能となり、抵抗値
精度の良い抵抗素子形状の自由度も拡大している。また
、自動配線処理プログラムの機能の向上により、空き格
子を有効に利用できる様になってきている。
の増加によりチップサイズが大型化し、このため良品の
歩留りの低下を招いている。一方、最近の製造技術の向
上により抵抗素子形状の微細加工も可能となり、抵抗値
精度の良い抵抗素子形状の自由度も拡大している。また
、自動配線処理プログラムの機能の向上により、空き格
子を有効に利用できる様になってきている。
本発明は上記の点に鑑みて提案されたものであり、すべ
ての配線格子の有効利用を可能とする半導体装置の提供
を目的とする。
ての配線格子の有効利用を可能とする半導体装置の提供
を目的とする。
本発明は、抵抗素子と、該抵抗素子上の複数のｉ 開孔
と、該開孔部を通じて前記抵抗素子に接続する配線とを
有し、該配線を含めて配線系全体が規則性ある配線格子
を形成するマスタースライス形半導体装置において、 前記抵抗素子上の各開孔間の抵抗パターンを適宜変える
ことにより、前記開孔部に接続する配線とこれに隣接す
る配線を前記規則性ある配線格子上に配設することを特
徴とする。
と、該開孔部を通じて前記抵抗素子に接続する配線とを
有し、該配線を含めて配線系全体が規則性ある配線格子
を形成するマスタースライス形半導体装置において、 前記抵抗素子上の各開孔間の抵抗パターンを適宜変える
ことにより、前記開孔部に接続する配線とこれに隣接す
る配線を前記規則性ある配線格子上に配設することを特
徴とする。
以下図面を参照し【本発明の詳細な説明する。
第２図は本発明の実施例に係る抵抗素子と配線との接続
関係を示す上面図である。１ｚは抵抗素子であり、所定
の抵抗値が得られるように抵抗素子の幅および長さを変
えである。２４，２５．２６は抵抗素子１２との接続の
ための開孔部であり、所定の配線格子上に配置されてい
る。また８４゜８５．８６はそれぞれ開孔部２４，２１
５．２６を介して抵抗素子１ｚに接続するための配線（
八ツテング部）であり、配線格子上に配置されている。
関係を示す上面図である。１ｚは抵抗素子であり、所定
の抵抗値が得られるように抵抗素子の幅および長さを変
えである。２４，２５．２６は抵抗素子１２との接続の
ための開孔部であり、所定の配線格子上に配置されてい
る。また８４゜８５．８６はそれぞれ開孔部２４，２１
５．２６を介して抵抗素子１ｚに接続するための配線（
八ツテング部）であり、配線格子上に配置されている。
また８７．８８は配線であり、これらも所定の配線格子
上に配置されている。
上に配置されている。
このように抵抗形状を変更することにより所定の抵抗値
を維持しながら各開孔部や各配線等を配線格子上に配置
できる。
を維持しながら各開孔部や各配線等を配線格子上に配置
できる。
このように本発明によれば、抵抗素子に接続する配線お
よびこれに隣接する配線、さらに接続用の開孔部を所定
の配線格子上に配設できるので配線格子の有効利用が可
能となり、半導体装置の小型化を図ることができる。
よびこれに隣接する配線、さらに接続用の開孔部を所定
の配線格子上に配設できるので配線格子の有効利用が可
能となり、半導体装置の小型化を図ることができる。
また、開孔部位置が配線格子点上に存在することになる
ため、自動配線処理プログラムの入力情報がシンプルな
ものになり、演算処理時間が短縮される。
ため、自動配線処理プログラムの入力情報がシンプルな
ものになり、演算処理時間が短縮される。
第１図は従来例に係る抵抗素子と配線との接続関係を示
す上面図、第２図は本発明の実施例に係る抵抗素子と配
線との接続関係を示す上面図である。 １．２・・・・・・配線格子。 １１．１２・・・・・・抵抗素子。 ２１．２６・・・・・・開孔部（ばつ印部）。 ８１．８９・・・・・・配線（斜線部）。 第１図 第２図
す上面図、第２図は本発明の実施例に係る抵抗素子と配
線との接続関係を示す上面図である。 １．２・・・・・・配線格子。 １１．１２・・・・・・抵抗素子。 ２１．２６・・・・・・開孔部（ばつ印部）。 ８１．８９・・・・・・配線（斜線部）。 第１図 第２図
Claims (1)
- 【特許請求の範囲】 抵抗素子と、該抵抗素子上の複数の開孔と、該開孔部を
通じて前記抵抗素子に接続する配線とを有し、該配線を
含めて配線系全体が規則性ある配線格子を形成するマス
タースライス形半導体装置において、 前記抵抗素子上の各開孔間の抵抗パターンを適宜変える
ことにより、前記開孔部に接続する配線とこれに隣接す
る配線を前記規則性ある配線格子上に配設する半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59120401A JPH073864B2 (ja) | 1984-06-12 | 1984-06-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59120401A JPH073864B2 (ja) | 1984-06-12 | 1984-06-12 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60263444A true JPS60263444A (ja) | 1985-12-26 |
| JPH073864B2 JPH073864B2 (ja) | 1995-01-18 |
Family
ID=14785298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59120401A Expired - Lifetime JPH073864B2 (ja) | 1984-06-12 | 1984-06-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH073864B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01216552A (ja) * | 1988-02-24 | 1989-08-30 | Nec Corp | マスタースライス半導体集積回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54154290A (en) * | 1978-05-25 | 1979-12-05 | Ibm | Planar semiconductor integrated circuit |
-
1984
- 1984-06-12 JP JP59120401A patent/JPH073864B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54154290A (en) * | 1978-05-25 | 1979-12-05 | Ibm | Planar semiconductor integrated circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01216552A (ja) * | 1988-02-24 | 1989-08-30 | Nec Corp | マスタースライス半導体集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH073864B2 (ja) | 1995-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59172250A (ja) | 万能配列体 | |
| JPH02177345A (ja) | 半導体集積回路装置 | |
| JPH11121498A (ja) | 半導体集積回路装置 | |
| JPS60263444A (ja) | 半導体装置 | |
| US5153698A (en) | Master slice integrated circuit device | |
| JPS5852814A (ja) | 半導体集積回路 | |
| JP2664465B2 (ja) | 半導体装置のセル配置方法 | |
| EP0347332A3 (en) | Method of forming semiconductor integrated circuit using master slice approach | |
| JP2885897B2 (ja) | 自動配線方式 | |
| JPS59197151A (ja) | 半導体集積回路装置 | |
| JPH0114704B2 (ja) | ||
| JPS605059B2 (ja) | 大規模半導体集積回路 | |
| JPS6355783B2 (ja) | ||
| JP2730220B2 (ja) | マスタースライス方式の半導体集積装置 | |
| JPS60247943A (ja) | 半導体集積回路装置 | |
| JPS61225845A (ja) | 半導体装置 | |
| JP2702155B2 (ja) | 半導体集積回路 | |
| JPS58207653A (ja) | 半導体集積回路用マスタ・ウェ−ハ | |
| JP2569477B2 (ja) | ゲ−トアレイ | |
| JP2901313B2 (ja) | 大規模集積回路装置 | |
| JPH0475665B2 (ja) | ||
| JPH0831580B2 (ja) | 集積回路の配置設計方法 | |
| JPH0778873A (ja) | 半導体集積回路 | |
| JPH073637Y2 (ja) | ボンディングパターン | |
| JP2907836B2 (ja) | 半導体集積回路 |