JPS6031273A - 高耐圧トランジスタの製法 - Google Patents

高耐圧トランジスタの製法

Info

Publication number
JPS6031273A
JPS6031273A JP58139665A JP13966583A JPS6031273A JP S6031273 A JPS6031273 A JP S6031273A JP 58139665 A JP58139665 A JP 58139665A JP 13966583 A JP13966583 A JP 13966583A JP S6031273 A JPS6031273 A JP S6031273A
Authority
JP
Japan
Prior art keywords
voltage transistor
layer
manufacture
withstand voltage
high withstand
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58139665A
Other languages
English (en)
Inventor
Kazushi Kataoka
万士 片岡
Yukio Iitaka
幸男 飯高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP58139665A priority Critical patent/JPS6031273A/ja
Publication of JPS6031273A publication Critical patent/JPS6031273A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/30—Devices controlled by electric currents or voltages
    • H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H10D48/34—Bipolar devices
    • H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 この発明は高耐圧トランジスタの製法に関する。
〔背景技術〕
＠１図に従来プロセスによるＮＰＮ）ランジスタの断面
図を示す。Ｐ＋層（１１からなるエミッタ（ＥｌとＮ層
層（２）でなるコレクタｉＣ１間に逆バイアス電圧をか
けた場合、ベース向の底部隅部（ろ）のわん曲が鋭利と
なっているので電界集中がおこり、そのためブレークダ
ウンしやすく高耐圧となしえない欠点があった。
第２図乃至第６図に従来のベース［Ｅｌの形成工程を示
す。Ｎ層となるシリコン基板上に二酸化ケイ素の酸化膜
（４）を設け、この酸化膜（４）にベース窓（５）を開
口し、この部分にＰ型の不純物（６）をデポジションし
、次にそれを熱拡散することにより第３図に示す如くベ
ース（Ｂ＋となるＰ　層（１）を形成する。
〔発明の開示〕
この発明による高耐圧トランジスタの製法の要旨とする
ところはベース層を形成すべき基板表面を予じめ凹の球
面に形成し、その球面に研摩した部分に不純物をデポジ
ションして底面の曲率半径の大きなベース層を形成する
ことを特徴とする高耐圧トランジスタの製法である。
以下この発明を第４図乃至第９図に図示せる一実施例に
基づき説明する。
まず第４図の如くＮ型のシリコン基板（７）上に二酸化
ケイ素の酸化膜（８）を形成して右き、その一部分を機
械的に凹の球面状に研磨する。而Ｌ７て酸化膜（８）に
円形の孔（９）が開口する。
酸化膜（８）をマスクとして球状に研磨した部分にＰ型
の不純物（１０）をデポジションする。そしてこれを第
６図の如く熱拡散し、第７図の如く底面が球面状のＰ　
層（１１）を形成する。
次に第７図の如くＰ型不純物を熱拡散したときにできた
酸化膜（１２）にエミッタ形成のための窓（１３）をあ
け、そこにＮ型不純物（１４）をデポジションする。そ
してこれを熱拡散することにより第８図に示す如くそこ
にエミツタ層＋Ｅ＋でなるＮ＋層〔１５）をＰ　層（１
１）上に形成する。
最後に第９図に示す如く各層上にコンタクト窓（１６）
を開きベース（Ｂ）、コレクタｆｃｌ、エミッタ（Ｅｌ
の端子とする。
〔発明の効果〕
以上の如くこの発明による高耐圧トランジスタの製法に
よればベースｆＥｌを形成するためのシリコン基板面を
予じめ球面に加工しておきこれに不純物を熱拡散するの
でベース［ＥｌとなるＰ　層（１１）の底面は予じめ形
成していた球面にそってこれに平行な球面となるので従
来の如きベース［Ｅｌの底部端部の角部がなくなり全体
として大きな曲率をもち電界集中によるブレークダウン
を防止するトランジスタを製造することができるのであ
る。そしてこの方法によれば、不純物を拡散するシリコ
ン基板表面に設けた球面にそってＰ　層（１１）か拡散
形成されていくので従前の如く深く熱拡散しない場合に
おいても高耐圧トランジスタが製造できるという利点が
ある。
【図面の簡単な説明】
第１図乃至第５図に示すのは従来例を示す断面図、第４
図乃至第９図に示すのはこの発明の一実施例を示す断面
図である。 特許出願人 松下電工株式会社 代理人弁理士　竹　元　敏　丸 （ほか２名） 第１図　第２図 第３図　第４図 第５図 第６図 ２

Claims (1)

    【特許請求の範囲】
  1. （１）ベース層を形成すべき基板表面を予じめ凹の球面
    に形成し、その球面に研摩した部分に不純物をデポジシ
    ョンして底面の曲率半径の大きなベース層を形成するこ
    とを特徴とする高耐圧トランジスタの製法。
JP58139665A 1983-07-29 1983-07-29 高耐圧トランジスタの製法 Pending JPS6031273A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58139665A JPS6031273A (ja) 1983-07-29 1983-07-29 高耐圧トランジスタの製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58139665A JPS6031273A (ja) 1983-07-29 1983-07-29 高耐圧トランジスタの製法

Publications (1)

Publication Number Publication Date
JPS6031273A true JPS6031273A (ja) 1985-02-18

Family

ID=15250563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58139665A Pending JPS6031273A (ja) 1983-07-29 1983-07-29 高耐圧トランジスタの製法

Country Status (1)

Country Link
JP (1) JPS6031273A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50127577A (ja) * 1974-03-14 1975-10-07
JPS55107259A (en) * 1979-02-08 1980-08-16 Shindengen Electric Mfg Co Ltd Power transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50127577A (ja) * 1974-03-14 1975-10-07
JPS55107259A (en) * 1979-02-08 1980-08-16 Shindengen Electric Mfg Co Ltd Power transistor

Similar Documents

Publication Publication Date Title
US3933541A (en) Process of producing semiconductor planar device
JPS6031273A (ja) 高耐圧トランジスタの製法
US3892609A (en) Production of mis integrated devices with high inversion voltage to threshold voltage ratios
JPH0551184B2 (ja)
JPH0669093B2 (ja) 半導体素子の製造方法
JPS6018951A (ja) 半導体装置の製造法
KR960015929B1 (ko) 바이폴라 트랜지스터의 매입층 제조방법
JPS60186071A (ja) 半導体装置の製造方法
JPS59220969A (ja) プレ−ナ形のトランジスタの製法
JPH05129424A (ja) 半導体装置とその製造方法
JPS63185063A (ja) 半導体装置の製造方法
JPS58108772A (ja) トランジスタの製造方法
JPS59158557A (ja) Ｎｐｎバイポ−ラトランジスタの製法
JPH0258265A (ja) 半導体記憶装置
JPS6376374A (ja) 半導体装置の製造方法
JPS61288467A (ja) 半導体装置及びその製造方法
JPH0677237A (ja) プレーナ型ダイオードの製造方法
JPS62272569A (ja) 半導体装置の製造方法
JPH05335329A (ja) 半導体装置及びその製造方法
JPH01189173A (ja) 半導体装置
JPH01189163A (ja) バイポーラトランジスタの製造方法
JPS6030175A (ja) 半導体装置
JPS593852B2 (ja) 半導体集積回路の製造方法
JPS63260175A (ja) 半導体装置の製造方法
JPS62209868A (ja) 半導体装置の製造方法