JPS6034033A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6034033A JPS6034033A JP58144258A JP14425883A JPS6034033A JP S6034033 A JPS6034033 A JP S6034033A JP 58144258 A JP58144258 A JP 58144258A JP 14425883 A JP14425883 A JP 14425883A JP S6034033 A JPS6034033 A JP S6034033A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- films
- regions
- layer
- buried regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W15/00—Highly-doped buried regions of integrated devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W15/00—Highly-doped buried regions of integrated devices
- H10W15/01—Manufacture or treatment
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は、高濃度不純物を含む埋め込み領域が形成され
た半導体装Ｉｆ Ｔｈ製造するための方法に関する。
た半導体装Ｉｆ Ｔｈ製造するための方法に関する。
背景技術
第１図は、先行技術の製造工程を説明するための断面図
である。第１図（１）のようにシリコンなどの半導体基
板ｌ上には８＋０２から成る絶縁膜２が形成され、その
絶縁膜２は選択的にエツチングされて透孔３が形成され
る。
である。第１図（１）のようにシリコンなどの半導体基
板ｌ上には８＋０２から成る絶縁膜２が形成され、その
絶縁膜２は選択的にエツチングされて透孔３が形成され
る。
次いで第１図（２）で示されるように、拡散ソースとな
るいわゆるドープシリカ膜４を全表面にわたって形成す
る。このドープシリカ膜４は、シリコンと、不純物たと
えばアンチモンやプロンなどとの混合物であり、この混
合物を回転している半導体基板１上に滴下していわゆる
スピンコードなどを行なうことによって塗布することが
できる。
るいわゆるドープシリカ膜４を全表面にわたって形成す
る。このドープシリカ膜４は、シリコンと、不純物たと
えばアンチモンやプロンなどとの混合物であり、この混
合物を回転している半導体基板１上に滴下していわゆる
スピンコードなどを行なうことによって塗布することが
できる。
そこで第１図（３）で示されるように、希望する深さま
で拡散を行なって不純物が高濃度である埋め込み領域５
を形成する。この拡散条件は高温度で長時間にわたって
行なわれる。
で拡散を行なって不純物が高濃度である埋め込み領域５
を形成する。この拡散条件は高温度で長時間にわたって
行なわれる。
次いで絶縁膜２および埋め込み拡散時の酸化膜成長分６
とを除去したのち、半導体基板１上にエビタキＶヤル成
長によって、結晶軸がその半導体基板１と同軸の結晶か
ら成る層７ｆｔ形成する。
とを除去したのち、半導体基板１上にエビタキＶヤル成
長によって、結晶軸がその半導体基板１と同軸の結晶か
ら成る層７ｆｔ形成する。
このような先行技術では、第１図（３）で示される長時
間にわたる高温度の拡散時において、第２図に示される
ように絶縁膜２から半導体基板ｌ内に異常に拡散部分８
が形成−されることがある。この拡散部分８は、高濃度
不純物を含む。
間にわたる高温度の拡散時において、第２図に示される
ように絶縁膜２から半導体基板ｌ内に異常に拡散部分８
が形成−されることがある。この拡散部分８は、高濃度
不純物を含む。
目 的
本発明の目的は、希望する領域だけに拡散を行なって、
埋め込み領域を形成することができるようにした半導体
装１の製造方法を提供することである。
埋め込み領域を形成することができるようにした半導体
装１の製造方法を提供することである。
実施例
第３図は、本発明の一実施例の製造工程を示す断面図で
ある。シリコンから成るＰ型半導体基板１１上には、拡
散ソースとなる層であるドープシリカ膜１２が形成され
る。このドープシリカ膜１２は、前述の先行技術に関連
して述べたと同様に、シリコンと、不純物であるアンチ
モンやボロンとの混合物を、いわゆるスピンコードなど
によって滴下して形成することができる。そこで第８図
（２）で示されるように、ドープシリカ膜１２１に選択
的にレジスト膜１Ｂを形成して、ドープシリカ膜１２を
選択的にエツチングし、半導体基板１１を露出させる。
ある。シリコンから成るＰ型半導体基板１１上には、拡
散ソースとなる層であるドープシリカ膜１２が形成され
る。このドープシリカ膜１２は、前述の先行技術に関連
して述べたと同様に、シリコンと、不純物であるアンチ
モンやボロンとの混合物を、いわゆるスピンコードなど
によって滴下して形成することができる。そこで第８図
（２）で示されるように、ドープシリカ膜１２１に選択
的にレジスト膜１Ｂを形成して、ドープシリカ膜１２を
選択的にエツチングし、半導体基板１１を露出させる。
次いで第８図（３）で示されるように、半導体基板１１
の表面？プラズマエツチングによって希望する厚みａｌ
だけ削除する。
の表面？プラズマエツチングによって希望する厚みａｌ
だけ削除する。
そこで第３図（４）で示されるように、レジスト膜１ａ
ｆｔ剥離する。次いで全表面にわたってオートドープ防
止層１４に形成する。このオートドープ防止層１４は、
高昌度の長時間にわたる拡散時において、ドープシリカ
膜１２の直下以外の残余の部分が拡散してしまうこと？
防ぐために、ノンドープ気相成長（Ｎｏｎｄｏｐｅ Ｃ
ＶＤ ）によって形成され、８ｉ０２などから収る。そ
こで拡散を行ない、高濃度不純物の埋め込み領域１５を
、第３図（５）に示すように形成し、次いで半導体基板
１１上に、結晶軸がその半導体基板１１と同軸の結晶を
有するノリコン半導体層１６金エビタキシヤＡ／成長さ
せる。このようにして埋め込み高濃度領域１５が形成さ
れる。
ｆｔ剥離する。次いで全表面にわたってオートドープ防
止層１４に形成する。このオートドープ防止層１４は、
高昌度の長時間にわたる拡散時において、ドープシリカ
膜１２の直下以外の残余の部分が拡散してしまうこと？
防ぐために、ノンドープ気相成長（Ｎｏｎｄｏｐｅ Ｃ
ＶＤ ）によって形成され、８ｉ０２などから収る。そ
こで拡散を行ない、高濃度不純物の埋め込み領域１５を
、第３図（５）に示すように形成し、次いで半導体基板
１１上に、結晶軸がその半導体基板１１と同軸の結晶を
有するノリコン半導体層１６金エビタキシヤＡ／成長さ
せる。このようにして埋め込み高濃度領域１５が形成さ
れる。
前述の実施例では、第３図（３）で示されるように半導
体基板１１がプラズマエツチングによって深さｄｉだけ
削除されるので、層１６上には埋め込み高濃度領域１５
に対応す゛る突起１７が形成される。したがってこの層
１６上に、さらに後続する層を形成するためのマスクア
ライメントなどの作業を容易にかつ正確に行なうことが
できる。これに対して前述の先行技術では、第１図（４
）に示されるように埋め込み高濃度不純物領域５に対応
し−た層７の表面はほぼ平坦であり、したがって層７上
にさらに層を積層して形成するためのパターンのマスク
アライメント作業が大変に困難である。前述の第８図に
示された実施例は、この問題を解決する。
体基板１１がプラズマエツチングによって深さｄｉだけ
削除されるので、層１６上には埋め込み高濃度領域１５
に対応す゛る突起１７が形成される。したがってこの層
１６上に、さらに後続する層を形成するためのマスクア
ライメントなどの作業を容易にかつ正確に行なうことが
できる。これに対して前述の先行技術では、第１図（４
）に示されるように埋め込み高濃度不純物領域５に対応
し−た層７の表面はほぼ平坦であり、したがって層７上
にさらに層を積層して形成するためのパターンのマスク
アライメント作業が大変に困難である。前述の第８図に
示された実施例は、この問題を解決する。
効果
以上のように本発明によれば、拡散すべき部分にだけ拡
散ソースとなる層が形成されるので、残余の部分以上に
拡散が行なわれることがなく、シ友がって埋め込み高濃
度領域を有する半導体装置を、高品質で製造することが
町、能である。
散ソースとなる層が形成されるので、残余の部分以上に
拡散が行なわれることがなく、シ友がって埋め込み高濃
度領域を有する半導体装置を、高品質で製造することが
町、能である。
第１図は先行技術の製造工程を示す断面図、第２図は先
行技術の一製造工程を示す断面図、第８図は本発明の一
実施例の断面図で必る。 １１・・・半導体基板、１２・・・ドープシリカ膜％１
３・・・レジスト膜、１４・・・オートドープ防止層、
１５・・・埋め込み高濃度領域、１６・・・層、１７・
・・突起代理人 弁理づ＝ 西教圭一部 第 １ 図・ ８ ８ ８ 第２図
行技術の一製造工程を示す断面図、第８図は本発明の一
実施例の断面図で必る。 １１・・・半導体基板、１２・・・ドープシリカ膜％１
３・・・レジスト膜、１４・・・オートドープ防止層、
１５・・・埋め込み高濃度領域、１６・・・層、１７・
・・突起代理人 弁理づ＝ 西教圭一部 第 １ 図・ ８ ８ ８ 第２図
Claims (1)
- 半導体基板上に拡散ソースとなる層を形成し、その層を
選択的に除去し、残ったｔｉＪ記層の部分によって拡散
全行ない、その後、半導体基板上に結晶軸がその半導体
基板と同軸の結晶？１−［長させて埋め込み、高濃度領
域を形成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58144258A JPS6034033A (ja) | 1983-08-05 | 1983-08-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58144258A JPS6034033A (ja) | 1983-08-05 | 1983-08-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6034033A true JPS6034033A (ja) | 1985-02-21 |
Family
ID=15357911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58144258A Pending JPS6034033A (ja) | 1983-08-05 | 1983-08-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6034033A (ja) |
-
1983
- 1983-08-05 JP JP58144258A patent/JPS6034033A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2980497B2 (ja) | 誘電体分離型バイポーラトランジスタの製造方法 | |
| KR930000229B1 (ko) | 반도체장치의 제조방법 | |
| US4624047A (en) | Fabrication process for a dielectric isolated complementary integrated circuit | |
| JPH0237745A (ja) | 半導体装置の製造方法 | |
| JPS6034033A (ja) | 半導体装置の製造方法 | |
| JPH049371B2 (ja) | ||
| JPS58200554A (ja) | 半導体装置の製造方法 | |
| JP2770362B2 (ja) | 半導体圧力センサの製造方法 | |
| JP2616981B2 (ja) | 半導体装置の製造方法 | |
| JPH04155829A (ja) | 半導体装置の製造方法 | |
| JPS5816571A (ja) | 半導体装置の製造方法 | |
| US6562547B2 (en) | Method for producing structure in chips | |
| JPS5856432A (ja) | 半導体装置の製造法 | |
| JPS5984437A (ja) | 半導体装置の製造方法 | |
| JPH0464182B2 (ja) | ||
| JPH04129215A (ja) | 半導体装置の製造方法 | |
| JPH0335544A (ja) | 半導体装置 | |
| JPH05315443A (ja) | 半導体装置の製造方法 | |
| JPS63240066A (ja) | 半導体装置の製造方法 | |
| JPS61224431A (ja) | 半導体装置の製造方法 | |
| JPS6010627A (ja) | 半導体装置の製造方法 | |
| JPH0227813B2 (ja) | ||
| JPH05235018A (ja) | 半導体装置の製造方法 | |
| JPH02268440A (ja) | 半導体装置の製造方法 | |
| JPS62104136A (ja) | 半導体装置の製造方法 |