JPS6037779A - フローテイングゲートメモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の分！Ｉ！ｆ］ この発明はフローティングゲートメモリ装置とその製造
法に関し、更に’ｅ、’＋’；　ｔ、　＜はフＣ１−ｊ
イノグゲートと制御ゲート間の容量か小さくかつトノネ
ル’ＩＪ性がより均一なフローティングケートメモリ装
置とその製造方法とに関するものである。。

〔従来技？＋Ｃ７のｈ；ａ明〕 ｉ（・５７体メモリ装置の１つに、？（ｂ荷が蓄積され
、通常はシリコン酸化物の層によって゛１４導体基板か
ら絶縁されているフローテイングゲートと、フローブー
イングゲートの土にあって、通常はシリコン酸化物によ
ってフローティングゲートから絶ｆ、−一されている第
２のゲート、即ち、制御ゲートとを（Ｉｆえた金属酸化
物半導体□ＪＯ３）装置がある。制御ゲートは、通常、
７０−テイングゲ−１・の外表面／こけてなくその側（
１：！をも）“ｆ′Ｊうように設けられる。このような
フローティングゲートメモリ装置のＬつの型のものに、
フアツジ・ノルトノλイノ、トンネル効果を利用して、
制御ゲートから７０−ティンググ−１・へその間のシリ
コン酸化物層を通して電子の流１れを生しさせることに
よりフローディンググ−１・を（ｌ＋Ｊ電し、さらに、
フローティングゲートから制御ゲートへ電子を流してフ
ローディンググーＦの電荷を放出させるものがある。７
０〜ティングゲートの充放電は、適当な極性の比較的高
い電圧を制御グーｊ・と基板間に加え、また、７０−デ
イ／グゲートと基板間及びフローティングゲートと制御
グー！・間の容量を調整して、制御ゲートとフローティ
ングゲート間の電圧降下が基板とフローティングゲート
間の電圧降下よりも人きく々るようにすることによって
行われる。従って、フローディンググ−１・と制御−１
Ｉゲートの間の容耽性結合によってその間に高い電圧が
誘起されるように、これらのゲート間の′＠量は小さく
することが空寸しい。

これらの２つのゲート間の各紙に影響する因子は種々あ
るが、その１つはゲート間の絶縁層のノーツさである。

絶蘇層が厚ければそれだけ容量は小さくなるが、層を厚
く１′ると、フローティングゲートの充電及び放電に要
する電圧も対応して高くしなけれは゛ならない。従って
、電圧に関する制限と容量に対する灸件の双方を満足さ
せて、低い電界でより強い導通をもたらず比較的厚い絶
縁層を形成できれば望寸しいことである。考慮ずへき別
の因子は、制御グー！・がフローディンググ−１・の外
１１１１表面のみならず側面をも覆っており、そのため
に、フローティングゲートの側壁部と制御ゲートの間の
容量がこれら２つのゲート間の全Ｋ＞　ＴＩの一部を成
していることである３、回路の密度をより高くするため
にゲートを細くしようとする現ｒ１−の技術傾向では、
フローディンググ−］・の厚さはその幅の寸法に近づき
、従って、佃壁容尾か仝休のも沿の大きな部分を占める
Ｊ：うになる１、更に、例ｇ−ｆｑｌ’製造工程中のば
らつきなどによって生ずるフローティングゲートの厚さ
のに１゛らっきが、２つのゲート間の♀≠計の変動の大
きな要因となろう。

ン酸化物の導電特＋］が非対称であることによって別の
問題が発生する６、ここで「非対称」という語の意味す
るところは、制御ゲートが正の時、即ち、ＭＬ　’Ｆ　
カフローティノブゲートから制御ゲートへ流れる時の方
が、フローティングゲートが正の時、１ｉＪ１ぢ、電子
の流れが制御ダートから７０−テイングゲ−１・に向う
時よりも、酸化物の導電度がはるかに高いといりこ七で
ある。従って、制御揮グー１からフローディンググー１
・へ電子を流通させるに必要な電圧（叶、一般的には、
）「１−テインググーＩ・から制個１ゲートへ電子が流
れるようにするに必要な電圧よりもはるかに高い。上述
したような電荷転送の原理に基ついて動作するフローデ
ィングゲートメモリ装僅を良好に動作させるためには、
上記２つの電圧を弯しぐするか、あるいは、少くとも可
能な限り近つけることが望寸しい。

動作電圧にこのような差が生じる原因は、多結晶シリコ
ン層」二に成長させたシリコン酸化物かその多結晶シＵ
コン層の表面を粗面にする一方、外化物の外表面は比較
的滑らかであるという“１１実である。粗面化された多
結晶シリコン層の表面には、小さな凸部があるが、これ
らの小突起ｄ１内ｇ］多結晶シリコン層が外１１す多結
晶層に対して負になる時に、高電界を発生させる先端の
尖った放出点として働き、その結果、内１１すの層から
外（０１１の層へ多くの電子が流れる。しかし、外（１
！：Ｉの多結晶シリコン層の内表面ｄ滑らかなので’１
　ｊｉｉ］　シミ界が印加されでいる揚台、外側層から
内側層への導通（・−１かなり低いものとなる。

この問題は、外側多結晶シリコン層の内表面を、内側多
結晶シリコン層のオＩＬにされた表面の凹凸と実質的に
一致するような凹凸を施してＩＨ而とすることに」二っ
て軽減することができる。こうずれｄ゛、双方の多結晶
シリコン層に小欠起様部が形成され、これらの小突起様
部１．２層間の双方向の２ｊ：・適度を高める放出点と
してＩ烏り。

〔発明の概要〕

この発明によるフローテイノグゲートメモリ装＠ｒｒ＋
、＊面ＶＪイ６＃”ｂｉ−Ｕ”ＮＬ６ｒ）ＮプトイＧＧ
４＋甲Ｊイ、）、Ａλ゛ＩＩ：ｌ／７）基板を有してお
り、絶縁層」二には外表面と側壁部とを有する導’ｒに
、　Ｉ’＝１．“フローテイングゲ−１・が形成されて
いる。このフローティングゲートの外表面と側壁部とを
）夏って第２の絶縁相半’１ＩＪｅ１が形成されている
。第２の絶縁桐料層−にには導電性制御ゲートが被着さ
れており、とのｆｌ！Ｉ御ゲ−Ｈ−１１フローテイング
グー１・の外表面に対向する内表面部分と、フローティ
ングゲートの側壁部に対向する内表面部分とを備えてい
る３、フローティングゲートの外表面と制御ゲ−１・の
内表面てノロ−ティングゲートの外表面と対向する部分
と（ｌ−１：粗面化されている。

フローティングゲートの外表面とそれに対向するｆｔｔ
制御ゲートの内表面部分との間にある第２の絶縁層の部
分の厚さは、フローティングゲートの１１１１壁部とそ
れに対向する制御ゲートの内表面部分との間の第２絶縁
ＩＭの部分の厚さよりも薄くされている。

〔実施例の説明〕

第１図にはフローティングゲートメモリ装置の一部が］
０て示されている。フローティンググートメモリ装置コ
０は、例えば単結晶シリコンのような半導体拐料で構成
され、表裏主表面」４と１６とを有する基板コ２全備え
ている。図示されていないが、基板ｊ２の表面１Ｇにｄ
チャンネル１ｊ１［域によ−って離１１．ｊ、パ１され
ン′こソース領域と１−ルン（ｉ［ｊ域が設けらＩ”ｆ
、−ｒいる。

これらのノース・ドレン及びチャンネル鎖酸のオｊ１４
成形状に１製作しでいるメモリ装置に適し／こものてア
ｊ圭ばどのようなものてもよい。ノース・ドレン及びチ
ャンネル餉域の構成をどの」−ウなものとするかはこの
発明の範囲外である。

基板Ｊ２の表面１６」二にＯ」］シリコン１１りｆｌ−
：物のような絶縁（イλ゛−１の層１８が設けられてい
る。絶縁層１８上にけ基板−［２中のチャンネルｌル゛
↓城の少くとも一部分の−１−をＹ’、ｌｊうように延
在゛するフローラ゛イ／クゲ−１・２０が設けられてい
る。フローテ・１ンググート２０は］、ｑ電性を示すよ
うにドープされた多銘品シリ−１／で構成されており、
粗面化された外表面２２と比較的？１゛１らかな側壁部
２４とを持っている。粗面化外表面２２ｄ１そ′１１か
ら突出する丘状部を形成する凹凸をｆｉｉｆｉ　、ｆ、
ている。フローティングゲ−１−２０−１１Ｋ　＆−１
、シリコン酸化物のような絶縁イ」刺で構成され、フロ
ーテイングゲート２０の外表面２２と側壁部２４とを覆
うように延びた第２の絶縁層２Ｇが被着されている。

フローティングゲート２０の机面化外表面２２」二にあ
る第２の絶５；１１層２６の部分２５ａけ粗面化した外
表面２８を持っている。この川面化外表面２日はフロー
テイングゲート２０の粗面化外表面２２の凹凸に実質的
に対応する凹凸を持っている。フローティングゲート２
０の外表面２２１にある第２の絶縁層２Ｇの部分２６ａ
ｉｄ、フローテイングゲート２０の側壁部２４に沿って
被着されている第２の絶縁層２６の部分２６ｂよりも薄
くされている。

制御グー　）３ｏか第２の絶縁層２６−１−に、フロー
テイングゲ−１・２０の外表面２２と側壁部２４とを覆
うように被着されている。制御グー１−ｚ、ｏの７０−
ブインクケ−ト２ｏの凹凸外表面２２」二にある部分３
０ａ　３；１相面化された内表１１１１’　３２を備え
、その凹凸は第２の絶縁層２６のオ且面２８の凹凸に一
致している。

フローティングゲートメモリ数置１０１」：第２図に示
す基板」２を用いて作ることができる。この基板］２に
は周知の方法によってメモリ装置；￥１０のノース頭載
とドレン領域が形成きれている１、あるいけ、この技ｒ
ホを分野でよく知られている」こうに、こｔＩらソース
及びドレン１迫域ｄ１グー１・とソース及Ｏ・トレン領
域間のセルフアラインメントを寄るよ′）に、。

グー　１・を形成した後に形成してもよい１、基板」２
の表面」６を約８０（ＦＣの温度−ご酸素及び／又は水
蒸気の雰囲気にびもして基板表面をＮ’２　ｆビするこ
とにより基板１２１：に第１の絶縁層１−８を形成する
ことができる。

次に、絶縁層１日」−に多結晶シリコンの層３４を形成
する。この層３４の形成は、絶縁層Ｌｆ３ににアモルフ
ァスシリコンの層を形成し、これをアニールして多結晶
シリコンに変換するというｌｊ法で１１つ（１゜よい。

アモルファスジ・リコンへ・う＆−１１、基イ尺３．）
　４−　：ｒ−シバ中に置いて、基板］２をＩＩ′ζ・
ｌ　！１６（１’Ｃの＋ｌ１５、＋１３−に加熱しつメ
、約５０（〕ミミリトルのＬトカてシランをブエンパ中
に流がずことによって形成することができる。。

？友に、アモルファスシリコン層を、約９５０　’Ｃて
約１５分間、チェンバ中にｐｏｃ、ｒ、を流かずことに
よつて、燐でドープする。ＰＯＣｌ３は分解して燐を生
じ、これがアモルファスシリコン層内に拡散する２−１
図時に、アモルファスシリコンは多結晶シリコ；・に変
換される。被シトテされたアモルファスシリコン層の表
面に泪らかで、その泪らかさが多結晶シリコンに変１・
；（されても保持できるのに対し、直接多結晶シリコン
を被着した場合には、その表面が粗１ｒｊｌとなるので
、多結晶シリコン層３４をアモルフ、Ｆ４スシリコンか
ら作ることは好寸しい。

次に、多結晶シリコン層３４を酸素と水原気の雰囲気中
−Ｃε（００’Ｃに加−３（＼し、て、その表面を酸イ
レする１、多結晶シリコン層５４が酸化される（４二つ
れズ、酸化物層３８．！二の境界における表面３６が第
３１ヅＩに小すＪ。

うに相になる。酸化処理を長くすると、そＪｌだけ粗面
３６の凹凸が激しくなる。所要の深さの凹凸をイｑるに
充分な時間酸化処理を施した後、第・１図（Ｃ示ずよう
に、酸化物層３８を、例え（ｄ緩衝弗化水素酸によるエ
ツチングなとにより除去する３、この１！、ｊ゛去によ
り、多結晶シリコン層３４の凹凸表面３６か露出する。

、 次に、多結晶シリコン層３４の粗面化表面３６をレジス
ト材刺の層で被覆する。、とのレジスト層（・寸、通常
のフ第１・リトグラフ技、去を用いて、多結晶シリコン
層３４のフローディンググー（−２（−、）となる部分
をキｐう部分４０を持つように画定されている。７つい
て、多結晶シリコン層３４の露出部分を適当なエノヂン
グ剤を用いで除去して、第！５図に示すように、フロル
ティンググー１−２０を形成する。し’ｙ’　７．　ｌ
・層４０ヲ１宛いた後、フローティノブゲート２０の凹
凸を有する外表面２２とイ１１１１壁部２４とを、約ｐ
（ＴＦ）’Ｃの酸素と水蒸気のｌ昆命゛Ｉ勿にさらしで
ｒｉＬｆＬさせイ）。、第（３１シ１に示すように、こ
の処理によって、フローうインググ−１−２０の相性表
面２２と１ｌｌｌＩ壁）都２４１−に第２（Ｚ）絶縁層
２６が形成される。多結晶シリ丁１ンフ「１−ライング
ゲ−１・２０上にシリコン酸化物１１゛・′ｉ２６が形
Ｉノ免されるにつれて、フローディンググー　）２０の
相ＩＹ「１化された外表面２２」−のシリコン酸化物層
部分２（・Ｄ　Ｃ’−）表面２８モ、７０−テイングゲ
−１・２０の表面２２の凹凸に実質的に対応する凹凸を
持つような粗面１とされる。さらに、フローティンググ
ー１〜２０の外人間２２」二の酸化物層２６の部分２６
ａは、フローティンググー１・２０のより消らかな側壁
部２４．１１の部分２６１〕よりも成長が遅い。ｉ；（
：つて、部分２６ｂけ部分２６ａよりも厚くなる。

次に、第２の絶縁層２６」二に第２の多結晶シリコン層
を被着する。この第２の多結晶シリコン層は直接多結晶
シリコン層として被着し２ても。しいし、先に第１の多
結晶シリコン層価に関（、て説明し／こように、アモル
ファスシリコンとし、て肢Ｘｉ　Ｌ　；／こ後このアモ
ルファスシリコンを燐でドープする際に多結晶シリコン
に変換することによって被着してもよい。、第２の絶縁
層２６の粗表面２８土に被着される第２の多結晶シリコ
ン層の部分は凹凸表面２８の凹凸と一致する凹凸を有す
る内表面を持つ。、次に、第２の多結晶シリコンＩｉＶ
′ｉを画定して制御ゲート３０を形成する。所ヅの接触
を制御ゲート及び基板１２中のソース及びドし／ン領域
にｌｉ：＜１知の技法により施１ことにより、メモリ装
置」Ｏを完成させることＺン＋てきる。。

次に、凹凸を施しだ表面を用いたことによる効果を示す
ために、例を挙げてこれを説明する１、例 ２枚の単結晶シリコンの基板をε３００’Ｃの酸素と蒸
気にさらすことによってシリコン酸化物層で被覆した。

次に、これらの基板をチェンバ中に１′？イいて、５６
０°Ｃに加熱しつ５、約５００　ミ’）　ｌ・ルの圧力
てシリコン酸化物層上にシラノを２Ａ１．がずことによ
り、この酸化物層の」二に５０００人の厚さのアモルフ
ァスシリコン層を被着し／こ。次に、このアモルファス
シリコン層をｑ５　（，１℃てコ（）分間、ＰＯＣｌノ
うにさらずことによりアモルファスシリコンをす、ｒて
ドープし、寸だ、多結晶シリコンに変換した３、 ２つの基板のうちの一力一り・１照川としてとっておい
た。他方の基板をチェンノ・に入れ、ε３０（璽Ｃ−ｔ
−酸素と１０％の水蒸気の混合気に１．・（９出して多
＋ｉ：ｒ’；晶シリコン層上に酸化物層を形成し、だ６
、このノー、板酸化処理（予備酸化）Ｎ］−ｏｏ分分間
一つだ。次に、多Ｘ：ｉ’ｉ品シリコン層」―に成長し
た酸化物層を緩衝弗化水素酸でエツチングして除去し、
だ１、 対照基板と多結晶シリコン層を酸化処理し／こ基板上を
共通のチェンバ中に入れ、８００°Ｃで３０分間酸素と
］はの水蒸気の混合物にさらした。次に、２枚の基板に
前述の方法によりアモルファスシリコンの層を形成した
。更に、前述のようにし２て、アモルファスシリコン層
を燐でドープし５、多結晶シリコンに変える。

名基板の２つの多結晶シリコン層間の酸化物層の厚さを
測定し、寸／こ、内側の多結晶シリコン１畜に対して外
側多結晶シリコン層を交互に正及び負に維持して酸化物
層の実効障壁高さをめるメこめに谷装置を試験した。実
効障壁高さは所定印加電界に対するトンネル電流の「１
安となり、実効障壁高さが低くなれば、それだけトンネ
ル電流が高くなる。対照基板て作った装置と、内側の多
結晶シリコン層を予備酸化した基板で作った装置、の酸
化′吻の厚さと実’ｉ）Ｊ　Ｉｆφ壁高さｄ次の表の通
りである。

この表かられかるように、多結晶シリコン層が予備酸化
されていないために比較的泪らかな表面を有している対
４石基板の多結晶シリコン１※−にに成長した酸化物層
は１予備酸化のだめに表面に凹凸が形成された他方の基
板の多結晶シリコン層」二に成長させプこ酸化物層より
も厚くなっている。

フローティングゲートメモリ装置土０において、フロー
ティングゲート２０の凹凸外表面２２」−に成長σすだ
酸化物層２６の部分２６ａは、フローラーイ／グゲ−）
２０のより滑らかな側壁部２４上の部分２（・ｌ〕より
も薄い。酸化物層２６の部分Ｑ（３ｂかより厚くなって
いるのて、フローティングゲート２０の各側壁部２４七
制御ゲート３０の対向部分との間の容量に小さい。従っ
て、制御グー１−３１１．１とフローノーイ／クク−°
−１・２０との間の全体としての容量（ｄ゛小さく、フ
ローティングゲート２０の外表面２２と制御ゲート３０
のそれに対向する部分３０ａとの間の容量がそのドブζ
るものである。フローティングゲート２０の■用ｖ、（
部２４とそれに対向する制御ゲート３０の部分との間の
ｉ′ｌ＞化物層の厚さを厚くすると、２つのゲート間の
全体的な容量が減少する（このことは、フローティング
ゲート装置においては非常に望才しいことである）だけ
でなく、製造］二枚中の諸因ｒのばらつき等によって生
じるフローティングゲート２０の厚さのｆｄ’らつきに
よる悪影響をも減じることができる。フローティングゲ
ート２０の側壁部とそれに対向する制御ゲート３０の部
分との間の容量が、これら２つのゲ−１・間の全芥散の
小部分にしかずベーないために、７０−ティングゲート
２０の厚さのばらつき（このばらつきによって、側壁部
２４の面積にｉ、ｒらつきが生じ、従って、側壁部２４
と制御ゲート３０の間の容量も変わる）が２つのゲート
間の全容用に与える影響（社）小さくなる。

−上記の表かられかる別の点ｄ１凹凸表面を形成するた
めに予備酸化処理を施しだ多結晶シリコン層をイ１する
基板の実効障壁高さのほうか、予備酸化処理が施されて
おらず、従って、表面が渭らかな多結晶シリコン層を持
った対型基板の実効障壁高さよりも小さいということで
ある。実効障壁高さが低いということに１ある与えられ
た電界に対するトンネル電流がより大きくなるというこ
と、即ち、２つの多結晶シリコン層間に形成された酸化
物層中の電子流通度が高いということである１、従って
、フローディングゲートメモリ装置１０ニオいで、フロ
ーティングゲート２０と制御’ｙ’−）　３＋［）それ
ぞれの凹凸表面汀と３２の間にある酸化物層２６の部分
２６ａ　Ｉｔｉ高いトンネル・！１電性をイ１している
ので、２つの滑らかな表面間に形成し７／こ薄い酸化物
層に比較して、より厚＜Ｌ、Ｌかも同じ１・／ネット導
電度を持つように形成することか出来る０、」、、記の
表かられかる更に別のことｆｃｌ、、Ｊ−倫酸化処理し
／′ｒ、多結晶多結晶シリコ抗層たり、（版に利するプ
ラスの実効１憚り、に４高さとマイナスの実功ｌり亭壁
高さの差が、予備酸化クル■・Ｐを施していない多結晶
シリコン層を持った対照基板における揚台よりもかなり
小さいということである。この・１１実（ｄｌある与え
られプこ電圧に対し、で、予１ｉｉｉ酸化処理を施し／
ζ装置の酸化物層中を流れるトンネル電流がどちらの方
向についてもほぼ等しいことを意味する。フローティン
グゲートメモリ装置−ＩＯについていλ−ｔｅｌ’、フ
ローテイングゲ−１・２０の充電及び放電（即ち、碧込
みと消去）に要する電圧か互いに実質的に等しいという
ことである。

このように、この発明によｔ′１（″ば、フローライノ
ググーＩ・２０と制ｆｌｉｊケ−１・３０の間の容量力
小さく、フローティングゲート２０の厚さのばらつきの
２つのゲート２０と３０間の金谷−尾に与λ−る影響か
小さくされたフローティングゲートメモリ装屑］０か冑
ら１１ル、こ）”Ｌ、　ｔｒｉ　、フローチイングゲ−
１・２０のイ則壁部２４とそ１１に対向する制御グー１
−３０の部分の間の酸化物層のＪ９さか、フローヲィン
ググーＩ・２０の外表面とぞ、１１璽【対向する制御ゲ
ート３０の部分と（・−）間の酸化物層の）Ｉ７さ。ｌ
、り厚くなることに７するるカニ″（ある。さらに、フ
ローブインググ−トメモリ装置ｉ。

は、その２つのゲート２０と３０の表面に凹凸を設は／
ξことにより、その間に形成さＪする酸化物層の１ｑさ
をより太きくＬ、Ｌ、かも、その間の勇辿特・と１を良
好に８４１持することができる。さらに、）Ｏ−：’７
−イングゲー１・２０の充電と放電に要する電圧（ｄ２
゛一つのグー１−２０と３０の表面が凹凸表面であるこ
とにより、互いに接近し／こものとなる。）ｆｉｔ＝、
フコーティングク゛−１２ｏの側壁部２４と制御ゲート
３０の対向部分との酸化物層をより厚ぐすることができ
ることと、側壁部２４と制御ｊゲート３０の対向部分間
のｌｉ；’壁高さが高いこととが組合わさつ（、（則壁
部２４と制御デー１ゼ５０の［■］〔電子が浦、れるこ
々か防１．ｆ−六イ１、実質的に全ての電子に、ゲート
２「）と３ｒ）の凹凸Ｊｌ：　１−１ｉｉ２２表３２の
間の酸化′吻層部分２ｆ”ｌａ　ｆ　ｉｉ７！ＬでεＴ
ｌ（、：Ｔｌイ、ことになる５、イ、Ｙ二って、ある”
ｊ　ｇ−らｉｔ　）で電Ｊｉｌｔ！に２１し、ゲート２
１］と３０の間を流、れる′電流１ｔｉ、フＤ−−・イ
／ググー１−２０の厚さに１＋１゛らつきかあっても、
昂：　ｔ′７−Ｌ人の起こる表面面積には影響を及はさ
ないのて、１１丁現性の高いものとなる１、

【図面の簡単な説明】

第」図はこの発明を実施しメ（−フローティ／リク゛−
トメモリ装置の一部の断面図、第２１ン１乃千ｒ゛ｒし
・図は第１図に示しだフローティ／デク−’　１．　！
（−り装置を製造するノヒめの方法にお（・する諸Ｌ５
ト“１゛台小ずｔ１７面図である。 ］−２・・・基板、Ｊ８・・・第］の絶縁層、２０・・
フロー！−インググート、２２−フローティングゲート
の外表面、２４　フｒｊ−？ｉインググ−１・の側壁部
、２６・第２の絶ム層、３　（，１・・制９１１］ゲー
ト、３２・・・制御ゲートの内表面１、 ’Ｉ、ｌｉＭ’＋出願人　シ゛−ルシーエー　コーポレ
ーション化　埋　人　請　水　１１　ほか２名 ｆＪ図　才４図 ンレｃｎ　ユしｌ’ｒＧコ

Claims (1)

【特許請求の範囲】
1. ＋＋＋　”ｌｔ導体１２号石の基板と、この基板の表面
   に形成された動線４１判の第１の層と、この第１の絶縁
   層−１−に設けられ、外表面と側壁部とを有する導電性
   フローティングゲートと、このフローティングゲートの
   外表面と側壁部とを覆う絶縁４２判の第２の層と、この
   第２の絶縁層」二に設けられ、上記フローｆイングゲ−
   １・の外表面と側壁部とに対向する内表面をイ１する制
   御１ゲートとを備え、上記フローティンググー１・の」
   −記外表面とそれに対向する上記１ｌＩＩＩ　ｉｉｌゲ
   ートの」１記内表面の部分は凹凸が形Ｉ戊ぢれており；
   上記フローティングゲートの上記外表面と上記制御ゲー
   トの内表面の上記二Ｎ“→コーγ１八λミ１．垂−久ｐ
   ′２ａ）で（λｍｋ”１４Ｆ＋喜１（４Ｊ・ｈｔ明劃側
   どΔれているフローティングゲートメモリ装置。