JPS6037780A - 電界効果型トランジスタの製造方法 - Google Patents
電界効果型トランジスタの製造方法Info
- Publication number
- JPS6037780A JPS6037780A JP58147201A JP14720183A JPS6037780A JP S6037780 A JPS6037780 A JP S6037780A JP 58147201 A JP58147201 A JP 58147201A JP 14720183 A JP14720183 A JP 14720183A JP S6037780 A JPS6037780 A JP S6037780A
- Authority
- JP
- Japan
- Prior art keywords
- gaas
- alloy
- fet
- silicon
- sputtering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は電界効果型トランジスタの中でも高速動作が可
能なショットキーバリアゲート型電界効果トランジスタ
の製造方法に関するものである。
能なショットキーバリアゲート型電界効果トランジスタ
の製造方法に関するものである。
従来例の構成とその問題点
ショットキーバリアゲート型電界効果トランジスタは有
効なＭＯ５構造を作成できない画−ｖ族化合物半導体等
における有力なデバイスである。中下、 ＧａＡｓ −
ＭＥＳ−ＦＥ７と称す〕は高速性と低消費電力性の両者
に優れており、ロジックＩＣ，メモリなどの種々の応用
分野で研究が進められている。
効なＭＯ５構造を作成できない画−ｖ族化合物半導体等
における有力なデバイスである。中下、 ＧａＡｓ −
ＭＥＳ−ＦＥ７と称す〕は高速性と低消費電力性の両者
に優れており、ロジックＩＣ，メモリなどの種々の応用
分野で研究が進められている。
ＧａＡｓ −ＭＥＳ−ＦＥＴでさらに高速化を進めるた
め。
め。
第１図のようなイオン注入によるセルファライン構造の
ＦＥＴの開発が進められている。ここで００は半絶縁性
ＧａＡｓ基板、０１はｎ型ＧａＡｓ活性層、（２）はゲ
ート金属、（１’ｌはソース・ドレイン信注入領域、Ｑ
４はＡｕＧｅ 電極である。このセルファライン法はシ
リコンプロセスでは一般的に用いられている技術である
が％ＧａＡｓ −ＭＥＳ ＦＥＴではイオン注入後のア
ニール工程での高温熱処理時に、基板ＯＱのＧａＡｓと
ゲート金属＠のＡｌやＣｒ−Ｐ【が反応してしまい、シ
ョットキーバリアを保つことができなくなる。現状の技
術段階では、従来のＧａＡｓ−ＭＥＳ・ＦＥＴ用ゲート
金属であるＡＩやＣｒ−Ｐｔに変わる材料を種々実験、
開発している途上である。
ＦＥＴの開発が進められている。ここで００は半絶縁性
ＧａＡｓ基板、０１はｎ型ＧａＡｓ活性層、（２）はゲ
ート金属、（１’ｌはソース・ドレイン信注入領域、Ｑ
４はＡｕＧｅ 電極である。このセルファライン法はシ
リコンプロセスでは一般的に用いられている技術である
が％ＧａＡｓ −ＭＥＳ ＦＥＴではイオン注入後のア
ニール工程での高温熱処理時に、基板ＯＱのＧａＡｓと
ゲート金属＠のＡｌやＣｒ−Ｐ【が反応してしまい、シ
ョットキーバリアを保つことができなくなる。現状の技
術段階では、従来のＧａＡｓ−ＭＥＳ・ＦＥＴ用ゲート
金属であるＡＩやＣｒ−Ｐｔに変わる材料を種々実験、
開発している途上である。
そうした中でタンタルとタングステンとシリコンとの合
金がアニールに耐え得るゲート金属とじテａ；日含４１
で＋、）Ｘ ７”／Ｔｌ春ｊｂ＋＋０１１１１Ｙｉの教
〃几ａｒｔよってもＧａＡｓとのショットキーが保たれ
、最大の利点はタングステンとタンタルの比をこより熱
膨張率が変えられるところにある。熱膨張率は６．２５
ｐｐｍ／℃から８．８ｐｐｍ／’Ｃまで直線的に変化し
、その成分比がＴａ：Ｗ＝２４： ７６の時にＧ ａ
Ａ ｓの熱膨張率６．８６ ｐｐｍ／℃と等しくなる。
金がアニールに耐え得るゲート金属とじテａ；日含４１
で＋、）Ｘ ７”／Ｔｌ春ｊｂ＋＋０１１１１Ｙｉの教
〃几ａｒｔよってもＧａＡｓとのショットキーが保たれ
、最大の利点はタングステンとタンタルの比をこより熱
膨張率が変えられるところにある。熱膨張率は６．２５
ｐｐｍ／℃から８．８ｐｐｍ／’Ｃまで直線的に変化し
、その成分比がＴａ：Ｗ＝２４： ７６の時にＧ ａ
Ａ ｓの熱膨張率６．８６ ｐｐｍ／℃と等しくなる。
この熱膨張率が等しい時、アニールの熱的歪が完全に無
くなり、メタルの付着強度の低下、ＦＥＴ特性の劣化を
防ぐことができる。しかしながらタンタルとタングステ
ンとシリコンとの合金をＲＦスパッタより蒸着すると、
スパッタ源の成分比は損なわれて異なった材質の金属が
蒸着後に形成されてしまうため、合金をスパッタ源とす
ることは成分元素の組成制御を困難にしてしまうもので
ある。
くなり、メタルの付着強度の低下、ＦＥＴ特性の劣化を
防ぐことができる。しかしながらタンタルとタングステ
ンとシリコンとの合金をＲＦスパッタより蒸着すると、
スパッタ源の成分比は損なわれて異なった材質の金属が
蒸着後に形成されてしまうため、合金をスパッタ源とす
ることは成分元素の組成制御を困難にしてしまうもので
ある。
発明の目的
本発明は活ｆ！’ｌ：層と同一値の熱膨張率差を有する
タンタルとタングステンとシリコンとの合金から成るゲ
ート汚、極を容易にかつ再現性よく形成できる電界効果
型トランジスタの製造方法を提供することを目的とする
。
タンタルとタングステンとシリコンとの合金から成るゲ
ート汚、極を容易にかつ再現性よく形成できる電界効果
型トランジスタの製造方法を提供することを目的とする
。
本発明の電界効果型トランジスタの製造方法は。
ｌ−Ｙ族化合物半導体の活性層上にタンタル・タングス
テン、シリコンの各単体元素をＲＦスパッタ法により同
時に蒸着し、しかる後に７００℃以上の高温処理を行っ
て合金化してショットキーバリアゲート電極を形成する
ことを特徴とする。
テン、シリコンの各単体元素をＲＦスパッタ法により同
時に蒸着し、しかる後に７００℃以上の高温処理を行っ
て合金化してショットキーバリアゲート電極を形成する
ことを特徴とする。
実施例の説明
以下、本発明の製造方法を具体的な実施例に基づいて説
明する。
明する。
製造は、先ずタングステン、タンタル、シリコンの体積
比を決め、それぞれ粉末としたものを混合し５これを圧
延処理して平板にしたものをスパッタターゲットとする
。そして、このスパッタターゲットに対向して被蒸着物
を置きＲＦスパッタリングにより蒸着膜を形成する。本
実施例では各元素の体積比をＷ：Ｔａ：５ｉ＝２：１：
１とし、蒸着条件としてＡｒ ５ Ｘ １０−” ｔｏ
ア、雰囲気中で８００ワツト出力とする事により１００
λ／ｍｉｎの形成速度で蒸着膜を得た。得られた蒸着膜
のアニール温度によるシート抵抗の変化を第２図に示す
。この第２図より明らかなように、蒸着膜は７００℃以
下の温度では高いシート抵抗値を示している。７００℃
以下のアニールではアモルファス状の結合であり、７０
０℃以上で合金を形成していることがＸ線分析によりに
、認された。本実施例ではこの合金の組成は常にＷｏ、
、。Ｔａ、、、。Ｓｉｏ、＋。であり、ＧａＡｓと熱膨
張率の等しい組成の合金となった。組成はスパッタター
ゲットの各元素構成体積比により容易に変えることがで
き、活性層がＩｌ ＋−ｚＧａ ｘＡｓ ＋ Ｇａ ＋
−ｙＡ１ｙＡｇなどいずれの場合にでも熱膨張率の等し
い合金を作ることが可能である。
比を決め、それぞれ粉末としたものを混合し５これを圧
延処理して平板にしたものをスパッタターゲットとする
。そして、このスパッタターゲットに対向して被蒸着物
を置きＲＦスパッタリングにより蒸着膜を形成する。本
実施例では各元素の体積比をＷ：Ｔａ：５ｉ＝２：１：
１とし、蒸着条件としてＡｒ ５ Ｘ １０−” ｔｏ
ア、雰囲気中で８００ワツト出力とする事により１００
λ／ｍｉｎの形成速度で蒸着膜を得た。得られた蒸着膜
のアニール温度によるシート抵抗の変化を第２図に示す
。この第２図より明らかなように、蒸着膜は７００℃以
下の温度では高いシート抵抗値を示している。７００℃
以下のアニールではアモルファス状の結合であり、７０
０℃以上で合金を形成していることがＸ線分析によりに
、認された。本実施例ではこの合金の組成は常にＷｏ、
、。Ｔａ、、、。Ｓｉｏ、＋。であり、ＧａＡｓと熱膨
張率の等しい組成の合金となった。組成はスパッタター
ゲットの各元素構成体積比により容易に変えることがで
き、活性層がＩｌ ＋−ｚＧａ ｘＡｓ ＋ Ｇａ ＋
−ｙＡ１ｙＡｇなどいずれの場合にでも熱膨張率の等し
い合金を作ることが可能である。
第４図は本実施例に基づいて蒸着されたＷ０７゜Ｔａ、
、。Ｓｉ、、、とＧａＡｓとのショットキーバリア特性
が熱処理による変化を示し、メＢはショットキーパニア
障壁の高さく単位ｅＶ）、ｎはショットキーダーオード
の順方向電流−電圧特性よりまる指標で、ｎ＝１が理想
的ショットキー特性を示す。（イ）がショットキーバリ
ア障壁の特性で、（ロ）が指標ｎの特ステンとシリコン
の合金領域、区間に）は混合領域を表わしている。この
第８図より明らかなようにこの金属は９００℃以上の高
温でもＧａＡｓと反応せず良好なショットキー特性を示
している。通常ＧａＡｓへ注入されたイオンの活性化に
は８００〜８５０℃の熱処理が施されることから、第８
図の特性はＦＥＴ作製上全く問題ないものと云える。本
実施例を応用して作製されたＧａＡｓ−λｆＥｓ−ＦＥ
Ｔ例を第１図により説明する。
、。Ｓｉ、、、とＧａＡｓとのショットキーバリア特性
が熱処理による変化を示し、メＢはショットキーパニア
障壁の高さく単位ｅＶ）、ｎはショットキーダーオード
の順方向電流−電圧特性よりまる指標で、ｎ＝１が理想
的ショットキー特性を示す。（イ）がショットキーバリ
ア障壁の特性で、（ロ）が指標ｎの特ステンとシリコン
の合金領域、区間に）は混合領域を表わしている。この
第８図より明らかなようにこの金属は９００℃以上の高
温でもＧａＡｓと反応せず良好なショットキー特性を示
している。通常ＧａＡｓへ注入されたイオンの活性化に
は８００〜８５０℃の熱処理が施されることから、第８
図の特性はＦＥＴ作製上全く問題ないものと云える。本
実施例を応用して作製されたＧａＡｓ−λｆＥｓ−ＦＥ
Ｔ例を第１図により説明する。
半絶縁性ＧａＡｓ基板ＯＱ上のｎ型ＧａＡｓ活性層０］
）上に上記のようにしてＲＦスパッタ法によりゲート金
属（２）を形成後、フォトエツチング法によりパターン
を形成し、ゲート部分以外の領域をエツチング除去する
。その後、全面にＳｉ、 Ｓｃ等ｎ型不純物を注入し、
ソース、ドレイン領域（至）とする。本実施例では加速
電圧１５０ＫＶドーズ量５ Ｘ １ ｏ”ｃｌのＳｉを
注入した。その後８００℃２０分間のアニールを行う。
）上に上記のようにしてＲＦスパッタ法によりゲート金
属（２）を形成後、フォトエツチング法によりパターン
を形成し、ゲート部分以外の領域をエツチング除去する
。その後、全面にＳｉ、 Ｓｃ等ｎ型不純物を注入し、
ソース、ドレイン領域（至）とする。本実施例では加速
電圧１５０ＫＶドーズ量５ Ｘ １ ｏ”ｃｌのＳｉを
注入した。その後８００℃２０分間のアニールを行う。
このアニール工程では注入されたイオンを活性化するこ
とに加えて蒸着されたゲート金属トキーバリアを得ると
いう２つの事項が同時になされる。ソース・ドレイン領
域（至）ｔこはＡｕＧｅ合金がｆｇＪ７ｉθ段として蒸
着され、ＦＥＴが完成する。このＭＥＳ−ＦＥＴの静特
性としてしき値ゲート電圧ＶＴ＝十〇、１ボルト（ドレ
イン電流２０μＡ）、コンダクタンスｇ、−１５０ｍ
Ｓ／ｍｍ、オン抵抗ＲＯＭ＝１５０Ω、また伝播遅延時
間は２０ｐｓ、ゲート・ソース間抵抗Ｒｓ＝２Ωと従来
より１０倍高速の素子が得られた。
とに加えて蒸着されたゲート金属トキーバリアを得ると
いう２つの事項が同時になされる。ソース・ドレイン領
域（至）ｔこはＡｕＧｅ合金がｆｇＪ７ｉθ段として蒸
着され、ＦＥＴが完成する。このＭＥＳ−ＦＥＴの静特
性としてしき値ゲート電圧ＶＴ＝十〇、１ボルト（ドレ
イン電流２０μＡ）、コンダクタンスｇ、−１５０ｍ
Ｓ／ｍｍ、オン抵抗ＲＯＭ＝１５０Ω、また伝播遅延時
間は２０ｐｓ、ゲート・ソース間抵抗Ｒｓ＝２Ωと従来
より１０倍高速の素子が得られた。
」二記実施例において、スパッタターゲットとしてタン
タル、タングステン、シリコンの粉末を混合して圧延し
て平板にしたが、これは短柵状にタンタル、タングステ
ン、シリコンの各単体を並べたもの等、他の方法でも可
能である。
タル、タングステン、シリコンの粉末を混合して圧延し
て平板にしたが、これは短柵状にタンタル、タングステ
ン、シリコンの各単体を並べたもの等、他の方法でも可
能である。
夕の製造方法によると、タンタル、タングステン、シリ
コンを１Ｉｉ１時にＲＦスパッタ法によりＩ−■族化合
物半導体の活性図１にスパッタリングして、その後に渦
部処理して合金化してゲート電極とするため、活性層と
同一の熱膨張率差を有するＷｘＴａｙＳ沖−エー、の合
金ゲート電極を再現性よく形成する仁とができ、高速動
作の可能なＦＥＴを再現性よく製造することができるも
のである。
コンを１Ｉｉ１時にＲＦスパッタ法によりＩ−■族化合
物半導体の活性図１にスパッタリングして、その後に渦
部処理して合金化してゲート電極とするため、活性層と
同一の熱膨張率差を有するＷｘＴａｙＳ沖−エー、の合
金ゲート電極を再現性よく形成する仁とができ、高速動
作の可能なＦＥＴを再現性よく製造することができるも
のである。
第１図はイオン注入によるセルフ、アライン構造のＦＥ
Ｔの断面図、第２図は本発明により得られた蒸着膜のア
ニール温度によるシート抵抗変化の特Ｉ！Ｊｇ図、第８
図は本発明によるゲート金属Ｔａ０．。 Ｗ ｏ、□ａ Ｓ ｉ ｏ、＋ｏ 、！：Ｇ ａ Ａ
ｓ活性層との熱処理Ｋ ヨルショットキー特性変化の説
明図である。 θＱ・・・半絶縁性ＧａＡｓ基°板、θυ・・冒］型Ｇ
ａＡｓ活性層。 ０唖・・・ゲート金属 代理人 森 本 義 弘 第１図 第２図 第３図 アニール」障支〔°Ｃ〕
Ｔの断面図、第２図は本発明により得られた蒸着膜のア
ニール温度によるシート抵抗変化の特Ｉ！Ｊｇ図、第８
図は本発明によるゲート金属Ｔａ０．。 Ｗ ｏ、□ａ Ｓ ｉ ｏ、＋ｏ 、！：Ｇ ａ Ａ
ｓ活性層との熱処理Ｋ ヨルショットキー特性変化の説
明図である。 θＱ・・・半絶縁性ＧａＡｓ基°板、θυ・・冒］型Ｇ
ａＡｓ活性層。 ０唖・・・ゲート金属 代理人 森 本 義 弘 第１図 第２図 第３図 アニール」障支〔°Ｃ〕
Claims (1)
- １．１１−Ｖ族化合物半導体の活性層上にタンタル、タ
ングステン、シリコンの各単体元素をＲＦスパッタ法に
より同時に蒸着し、しかる後にトランジスタの製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58147201A JPS6037780A (ja) | 1983-08-10 | 1983-08-10 | 電界効果型トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58147201A JPS6037780A (ja) | 1983-08-10 | 1983-08-10 | 電界効果型トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6037780A true JPS6037780A (ja) | 1985-02-27 |
Family
ID=15424840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58147201A Pending JPS6037780A (ja) | 1983-08-10 | 1983-08-10 | 電界効果型トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6037780A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01133712A (ja) * | 1987-11-19 | 1989-05-25 | Kinugawa Rubber Ind Co Ltd | ウェザーストリップの製造方法 |
| JPH06218788A (ja) * | 1993-01-26 | 1994-08-09 | Tokiwa Chem Kogyo Kk | 自動車のウエザストリツプの成形法 |
-
1983
- 1983-08-10 JP JP58147201A patent/JPS6037780A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01133712A (ja) * | 1987-11-19 | 1989-05-25 | Kinugawa Rubber Ind Co Ltd | ウェザーストリップの製造方法 |
| JPH06218788A (ja) * | 1993-01-26 | 1994-08-09 | Tokiwa Chem Kogyo Kk | 自動車のウエザストリツプの成形法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0235462B2 (ja) | ||
| JPS6037780A (ja) | 電界効果型トランジスタの製造方法 | |
| JPS609120A (ja) | 半導体装置の製造方法 | |
| JPS6160591B2 (ja) | ||
| JPS6390175A (ja) | 化合物半導体電界効果トランジスタの製造方法 | |
| JPS6195573A (ja) | ゲ−ト電極薄膜形成法 | |
| JPS60132375A (ja) | シヨツトキ−バリアゲ−ト型電界効果型トランジスタ | |
| JP3220624B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JPH04359468A (ja) | 化合物半導体装置及びその製造方法 | |
| JPS59165460A (ja) | 半導体装置およびその製造方法 | |
| JPS59158565A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6159781A (ja) | 半導体装置の製造方法 | |
| JPS6196771A (ja) | 半導体装置の製造方法 | |
| JPH10178190A (ja) | 半導体装置の製造方法 | |
| JPS6170764A (ja) | ＧａＡｓ電界効果トランジスタ | |
| JPH0193173A (ja) | ＧａＡｓ電界効果型トランジスタの製造方法 | |
| JPS6038883A (ja) | ショットキゲ−ト型ｆｅｔの製造方法 | |
| JPS6057980A (ja) | 半導体装置の製造方法 | |
| JPS62272566A (ja) | 半導体装置 | |
| JPH0354851B2 (ja) | ||
| JPS6138625B2 (ja) | ||
| JPH04359467A (ja) | 化合物半導体装置及びその製造方法 | |
| JPS6396965A (ja) | 半導体装置およびその製造方法 | |
| JPS6113659A (ja) | 半導体装置の製造方法 | |
| JPS59101877A (ja) | 電界効果トランジスタの製造方法 |