JPS6039203A - プログラマブルコントロ−ラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａｌ技術分野 この発明は条件制御方式のプログラムと」二稈歩進制御
方式のプログラムとを選択的に実行することのできるプ
ログラマブルコントローラに関する（ｂｌ従来技術とそ
の欠点 プログラマブルコントローラ（以下、車にｌ）　Ｃとい
う。）は制御力式から見た場合、大きく分りで次の２つ
に分類される。■つば制御対象を幾つかの処理単位（処
理単位を通雷、］二程という。）に分割し、この工程を
予め定めた手順で連続的に実行さ−Ｕていく工程歩進制
御型ＰＣであり、他の１つは制御対象全体の入力接点を
常時監視しておき、人力の論理演算結果を常時出力に反
映さ・Ｕて制御を並列的に且つ瞬時応答性を持って実行
する条件制御型ｐｃである。このうち０；１者は制御、
動作の流れ通りにプログラムが組めるので、考え易く未
経験者でも容易に取り扱うごとができるという長所があ
る反面、流れ以外の動作、つまり割込み釣動作に対して
は特定の命令語を用いて対処してはいるものの、機能的
には不十分であるという短所を有する。また後者はザイ
クリックに条件判定を行っているので、割込み釣動作に
は十分に対応できるという長所を有する反面、制御対象
を１つの流れとして捉えるのではなく種々の条件１′＋
１定を並列で同時に行いながら制御を実施するため、制
御の流れをそのままプログラムで表現することができず
、プログラムの修ｉＭに多少の経験を必要とする短所が
ある。そこで一般には用途、あるいは取扱者の能力など
に応じて何れかの制御機能を有するＰＣを使用するよう
にしている。しかし、上記の工程歩進制御または条件制
御の何れかの制御機能しか備えていないＰＣでは両方、
の制御を必要とする制御対象に対して２種類必要とし、
また工程歩道ｉｔ；１１１ａ１１方式から条件ｊｌＨ制
御方式に変更する場合、あるいは条件制御方式から工程
歩進制御方式に変更する場合にはその変更の度に異なっ
た種類のＰＣを用意しなければならない不都合がある。

そこでこの問題を解決するために、従来上程歩進制御と
条件制御の２種類の制御機能を備え、ユーザーの選択に
よって何れか１つの制御力式を実行することのできるＩ
）　Ｃが実用化されていた。例えば、特開昭５７−６９
３０８号に提案されていイ）ＰＣは、１つのユーリ゛−
プログラムメモリを条件制御プログラム記憶エリ〜ｒと
工程歩ｌ１ｌ（ｌｉ制御プログラム記憶エリアに分割で
きるようにし、条件制御プログラムの実行中に工程歩進
制御プログラムが実行できるようにして、１つのＩ）　
Ｃで２種Ｉｎの制御方式を平行して実行できるようにし
ている。

しかしながら、２種類の機能を備える従来のＰＣは、上
記特開昭５７−６９３０８号に開示されている′ように
その殆どが１つのプログラムメモリを分割して条ｆ’ｌ
制御プログラム中にユーザーの設定によって工程歩進制
御プログラムを組み込むことができるようにした構成で
あるために、条件制御プログラムと工程歩進制御プログ
ラムの区別を行うための特殊な命令体系を必要とし、し
かもそれらを区別するための制御が複雑化するとともに
、１つのメモリに対して２種類の制御プログラムの設定
を行う必↓１があるためにプログラム設定作業が煩雑と
なり、操作性が非常に悪い欠点があった。

（Ｃ１発明の目的 この発明の目的は、条件制御プログラムと］二程歩進制
御プログラムを記憶するメモリエリアを別個にし、特別
の命令体系を使用しなくてもプログラム上の明確な分離
ができるようにし、制御とプログラム設定操作が簡単に
なるようにするとともに、条件制御プログラムを記憶す
るブロックと工程歩進制御プログラムを記憶するブロッ
クとの通信を内部リレーを用いて簡単に行うことができ
るプログラマブルコントローラを提供することにある。

１ｄ１発明の構成 この発明は要約すれば、条件制御用命令群だけを記憶す
る条件制御プログラム記憶ブロックと、工程歩進制御用
命令群だけを記憶する工程歩進側ｆａｌｌプ１コグラム
記憶ブロックとを別々に構成し、また各記憶ブロック間
に通信用内部リレーを設り、条件制御プログラムの実行
を一巡した後、工程歩進制御プログラムの実行に移り、
さらに工程歩進制御プログラムをｌステップ実行した後
前記条件制御プログラムの実行に移るようにして、条件
制御プログラムと上程歩進制御プログラムを区別する命
令体系を使用しなくてもそれぞれの制御ブ１コグラムを
平行し゛Ｃ実施でき、また通信用内部リレーによって各
記憶ブロック間で任意のデータを送受できるようにした
ものである。

ｔｅｌ実施例 第１図はこの発明の実施例であるＰＣの概略ブロック図
である。ＲＯＭ　１はシステムプロゲラ１２を格納し、
ＲＡＭ２はシステムワークエリアなどをα１ｆえる。Ｒ
Ａ　Ｍ　３はユーザープログラムを格納し、後述のよう
に１つの条件制御ブＩＪツクと２つの工程歩進制御ブｌ
コックを備えている。ニーデーシステム機器からの入力
データば入力端子９がり入力ポート５を介してＣＰ　ｔ
Ｊ　６に取り込まれ、また出力信号は出カポ−１−７が
ら出力リレー８お、１、び状態表示ランプ１２に出力さ
れる。オペレータからＰＣへのプログラム上 入力は入カキ−１Ｏによって実施され、入力されたプロ
グラムの内容、実行中の］―程陽２人力データ、出力リ
レーの内容およびエラーメソセージなどがプログラム表
示器Ｉｆに表示される。なお、４はタイマ、カセット用
インターフェイスなどのハードウェアーブロックを示す
。

第２図は」二記ｐｃの前面パネルの概略正面図である。

人カキ−１０は通富のＰＣの入カキ−の構成と略同じ構
成にあり、プログラムの設定や読み出しなどを行ｊが、
ブロックキー１０ａによって表示器１１での表示内容お
よび入カキ−１０での設定をブロック毎に行なえるよう
にしている。第３図（Δ）〜（Ｉ））は上記ブロックキ
ー１０ａによって設定されるモード別の表示器１１での
表示例を示している。同図（Ａ）は工程歩進制御プログ
ラムが記憶されているブロックへの１ステツプの設定内
容の表示例を示し、同図（Ｂ）は他の工程歩進制御プロ
グラムが記憶されているブロックＢの１ステツプの設定
内容の表示例を示す。また同図（Ｃ）は条件制御プログ
ラムが記憶されているブロックＣの１ステツプの設定内
容の表示例を示し、さらに同図（Ｄ）はブロックへの表
示モードで出力設定または出力状態のモニタリングを指
定したときの表示例を示している。同図の表示例におい
て、例えば第３図（Ａ）のブロックＡ表示では、表示領
域ａにおいて、ブロック名を表示し、表示領域すにおい
てステップ歯を表示する。また表示領域Ｃにおいて命令
を表示し、表示領域ｄおよびｅにおいて入出力設定陥ま
たは数値データを表示する。また第３図（Ｃ）のブロッ
クＣ表示モードにおいては、表示領域ａにおいてブロッ
ク名を表示し、表示領域すにおいてステップ歯を表示す
る。さらに表示領域Ｃにおいて命令を表示し、表示領域
ｄにおいて番号データを表示する。さらに第３図（Ｄ＞
のモードにおいては表示領域ａにおいてブロック名を表
示し、表示領域すにおいてステップ歯を表示する。また
表示領域Ｃにおいて出力陽を表示し、表示領域ｄにおい
て出力設定状態または出力状態を表示する。第３図（Ｄ
）において表示領域ｄの８ビットの各表示位置はカーソ
ルｅによって指定することができ、カーソル移動用のキ
ー１０ｂ、ｌＯｃとデータ設定用のＯＮキー１０ｄを使
用することにより任意のビット（出力位置）をオン設定
することができる。なお、第３図（Ａ＞、（Ｂ）および
（Ｄ）の表示モードにおいて、表示領域すの２桁目のデ
ータは工程歩進制御プログラムに使用されるサブステン
プ陶を表す。

上記のようにこの実施例では、ブロックキー１（ｌ　ａ
を切り換えることによって各ブロック別に命令などを表
示するようにしたので、表示器が小型化する利点かある
。さらに１つの表示器でステップ番号、命令語および数
字データ（番号データ）を一連に表示するようにしてい
るので非常に見やすく、プログラムの設定や確認などが
極めて容易になる利点がある。

第４図はユーザープログラムを記憶するＲ　Ａ　Ｍ３の
メモリ構成を概念的に示す図である。

上述のようにユーザープログラムは、この例ではブロッ
クＡ、Ｂ、Ｃのそれぞれに別々に順に記憶されていく。

ブ１コックＡ、Ｈにはそれぞれ種類の異なった」工程歩
進制御プログラムが記憶され、ブロックＣには条件制御
プログラムが記ｔｌされる上記各ブロック間には１ヒツ
トのレジスタで構成される通信用内部リレー（以下、通
信用１１’？という。）２０〜２２が接続されていて、
各通信用ＩＲに対しζは各ブロックに記憶されている命
令によってデータの設定またはその読み出しを行・うこ
とができる。通信用ｌＲ２ＯはブロックＡによって、通
信用ｌＲ２１はブロックＢによってそれぞれデータの設
定が可能であり、通信用Ｉ　Ｒ２２はブロックＣによっ
てデータ設定が可能である。

また通信用ｌＲ２Ｏ，２１に設定されているデータはブ
ロックＡまたはブロックＢによって読め出すことができ
るとともにブロックＣによっても読み出すことができる
。さらに通信用Ｉ　Ｒ２２に設定されているデータはブ
ロックＣによって読め出すことができるとともにブロッ
クＡまたはブロックＢによっ°Ｃも３九め出ずことがで
きる。各通信用ＩＲは１個〜複数個で構成され、複数個
で構成される場合には各通信用ＩＲに対してリレーＮ１
が（＝Ｊ与される。

ブロックＣには通信用ｌＲ２２の他に動作制御用Ｉ　Ｒ
２３が接続されている。この動作制御用ＩＲ’２３はブ
ロックＡおよびブロックＢに記憶されている工程歩進制
御プログラムに対する制御を行うために使用される。こ
の動作制御用Ｉ　Ｒ２３の動作については後述する。

第５図は上記ブロックＡ〜ブロックＣに記憶されるプロ
グラムの−・例を示す図である。同図（Ａ）はブロック
八に記憶される工程歩進制御プログラム例を示し、１ｉ
ｉＪ　１図（Ｂ）はブロック−Ｈに記１．ａされる工程
歩進制御プログラム例を示す。また同図（Ｃ）はブロッ
クＣに記憶される条件；ｌｒ＋Ｊ御プログラム例を示す
。

使用する命令は工程歩進ｉｉ１１ｉ１１１専用のＰＣに
使用゛」る命令体系および条件制御専用のｐｃに使用す
る命令体系と同一である。他の特別の命令は存在しない
。第６図（Ａ）にブロックＡ、Ｂ、Ｃそれぞれにおいて
使用される命令の種類を示す。なお、通信用Ｉ　Ｒ２（
１〜２２へのデータの設定およびそのデータの読み出し
は上記の命令のうち所定のも゛のが使用される。第６図
（ｒ３）に通信用ＩＲに関する命令を示す。例えば通信
用Ｉ　Ｒ２（＋にフロック八によってデータを設定する
にはＳＥＴ命令を使用する。またゾロツク（Ｊこよって
その設定データを読み出すにはＬＯＩ）、ＡＮＩ）、Ｏ
Ｒなどの命令を使用する。なお、第５図においてオペラ
ンド欄および番号欄に記述されるデータは入出力番号な
どである。

第７図は」二記動作制御用Ｉ　Ｒ２３の割り付けを示す
図である。動作制ｆａｌｌ用１１２２３はプロ・ツクＡ
用およびフロツクＩ３用にそれぞれ６個ずつ割り当てら
れている。そして各動作制御用Ｊ　Ｒはそれぞれ固有の
動作制御用に使用される。例えば、１００番と１１０番
の動作制御用ＩＲはリセント制御用に使用され、１０４
番と１１４番のＩ　ＲはスターＩ・制御用に使用される
。第））図＆ｊ上記のりＪ　（’ｌ’　ｉｌＸ制御用Ｉ
　Ｒを使用してブロックＡとブロックＩ３のプログラム
をスタートさせるための手順を示す図である。同図（Δ
）はそのスター１〜制御のためのリレーシンボル図であ
り、同図（１”３）は命令群を示す図である。節単に動
作を説明すると、まずステップＯにおいて別に設りられ
ている通常のｌＲ１２１番をロー１し、ステップ１にお
いて動作制御用Ｉ　Ｒ１００番に対して出力する。１２
１番のＩＲは起動時において０に設定されているため、
ステ・ノブ１を実行した段階では動゛作制御α１ｊ用Ｉ
　ＲＩ　００番はセットされる。同様にしてステップ２
においても動作側ｆＢｌｌ用ＴＲｌｌ０番がセットされ
る。

次にステップ３において１２０番の通常のＩＲをｏ　−
１；’　Ｌ、ステップ４において通常の・Ｉ　］？　１
２１番に出力する。１２０番の通常のＩＲは起動時に０
に設定されているためにステップ４を実行した段階では
１２１番のＩＲはセノ１へ状態となる。続いてステップ
５において１２１番のＩＲをロートし、ステップ６．７
において動作制御用ｌＲ１０４番および１１４番に出力
する。ごの結果動作制御用ｌＲ１０４番と１１４番とが
セットされるごとになる。なお、次回以院のザイクルに
おいては、１２１番のＩＲがセットされているために、
ステップ１，２においては動作側ｆａｌｌＪＩ　Ｉ　Ｒ
１００番および１１０番がセット状態になることがない
。

このように動作制御用ＩＲを使用することによっ゛ζ外
部入力端子を全く使用しなくてもブロックＣによってプ
ロ・ツクＡおよびＢの動作制御を行うことができる。こ
の場合、第８図から明らかなようにブロックＡ、Ｈのプ
ログラムをスタートするのに使用する動作制御用ＩＲは
スタート制御に必要な１００番、１１０番および１０４
番、１１４番だけであり、他の動作制御用ＩＲを使用し
ていない。したがって制御が極めて単純化し、プログラ
ムも非常にやり易くなる利点がある。また第９図は外部
入力端子１〜４と動作ｊｌｉｌ制御用Ｉ　Ｒｌ　（］　
Ｏ番、１０４番、１．　ｌ　（１番、１１４番を使用す
ることによっ−ζブｕツクＡおよびブロックＢのスター
ト制御を行う場合のリレーシンボル部（同図（Ａ））と
命令群を示す図（同図（Ｂ））である。この場合の動作
は運転を開始した後、入力１〜４がオフであればプロ、
りＡ、Ｂの起動はかからすに停止したままであるが、入
力Ｉがオンするとブ１コグラムの実行によりＩ　ＲＬ　
Ｏ０番をオンするので、ブロックへのりセント処理がな
される。次に入力１をオフにした後、入力２をオンする
とプロ・ツクＡのスタートがかかり工程歩進処理が実行
される。ブロックＢに関しても動作は同様である。この
ようにして外部入力端子を動作制御用ＩＲに対応させて
ブロックＡ、Ｂの起動をかりたりすることができるため
、必要最小限のプログラムでよい利点があり、さらに使
用する外部入力端子も最小限でよい利点がある。

第１０図は上記ｐｃの概略の動作を・示すフローチャー
トである。

まずステップｎｌ（以下、ステップｎｉを単にｎｉとい
う。）にて電源が投入されると初期処理を行う。次にｎ
２で運転スイッチ３０　（第２図参照）がオンしていれ
ばｎ３で運転開始位置の初期処理を行う。さらにｎ４で
メモリが正面であるかどうかを判定し、正電であればｎ
５におい°ζブロックＣのブ１コグラムの命令のチェッ
クを行う。実行しようとするプログラムのステップが最
終ステップに記述されるＥＮＤ命令でない場合にはｎ７
において一命令語（１ステツプ）を実行する。さらにプ
ログラムカウンタを更新しくｎ８）、再びｎ５に戻る。

こうしてブロックＣのプログラムを一巡し、Ｅ　Ｎ　ｌ
）命令を検出するとｎ６→ｎ９と進み、入カポ−１・か
ら入力データをずべて取込の、さらにｎｌＯおいてブロ
ックＡ、＋３およびＣのプログラムの演算結果を出力ボ
ートに出す。この状態でブロックへの動作制御用ＩＲが
セットされていればブロックへの制御を行い（ｎ　１２
）　、そうでない場合にはブーコックＡの歩進条件を判
定し歩進を実行する。なお、ブロックＡのプログラムの
実行ステップは図示しないプログラムカウンタによって
監視され“Ｃいる。続いてｎ　１．４〜ｎ１６において
」二記ｒ１１１〜ｎ１３と同様の動作によってブロック
Ｂに対する処理を行い、ｎ１７において運転スイッチ３
０がオンしていればｎ１８においてプログラムカウンタ
をブロックＣのプログラムのスタードア］゛レスに戻し
、ｎ５に戻る。なお、ｎ４においてメモリが異常であれ
ばｎ１９でメモリエラーの表示およびブザー報知を行い
、さらにｎ２０で復旧処理が終了したことを確認してｎ
２へ戻る。また実行中に入カキ−が押圧されれば割込み
処理に移りｎ　２１においてその処理を実行する。さら
に１００　ｍ　ｓ　ｅ　ｃ毎のタイマ割込みがかけられ
ているために、その割込みの度にｎ２２において１秒ク
ロック、ブザーオン制御、モニタ表示などのクロック処
理を行う。

以」−のようにしてブ（コックＣに記憶されている条件
制御プログラムを一巡した後、ブロックＡ。

Ｂに記憶され°（いる工程歩進制御プロノ゛ラムの歩進
を実行し、その実行を終了した後再び条件制御プログラ
ムの実行に移るようして、ブロックＡ。

１３、Ｃに記憶されている３種類のプログラムを平行し
°ζ実行させることができる。

（ｆ１発明の効果 以上のようにこの発明によれば、条件制御プログラム記
憶ブロックと工程歩進制御プログラム記憶ブロックとを
別々に構成し、さらに各記憶ブロック間に通信用内部リ
レーを接続してブロック間において相互に任意に通信を
行うことができるようにしたので、それぞれのプログラ
ムを組む場合に単一機能のＰＣの場合と同じように取り
扱うことができ、また相互のブロック間でデータの送受
が節単に行うことができるために条件制御と工程歩進制
御との両方の殿能を同時にしかも最良の状態で発揮させ
ることができる。

【図面の簡単な説明】

第１図はこの発明の実施例であるＰＣのブロック図、第
２図は同ｐｃの正面パネル図、第３図（Ａ）〜（Ｉ））
は表示器１１のモード別の表示例を示す図である。また
第４図はＲＡＭ３に割り付りられでいるブロックおよび
通信用内部リレーの概念図を示し、第５図（Ａ）〜（Ｃ
）は各ブロックのプログラムの一例を示す図、第６図（
八）は各ブロック使用される命令体系を示す図、第６図
（Ｂ）は通信用ＩＲに関する命令体系を示す図、第７図
は動作制御用ＴＲに対する動作制御内容の割イ］図、第
８図（Ａ）、（Ｂ）はブロックＡ、　Ｂのプログラムを
スタートさせるためのリレーシンボル図、命令群を示す
図、第９図（、Ａ）、（Ｂ）は外部端子を利用してスタ
ート制御を行うためのリレーシンボル図、命令群を示す
図である。また第１０図は上記ｐｃの概略動作を示すフ
ローチャートである。 出願人　和泉電気株式会社 代理人　弁理士　小森久夫 第１図 ；ｉ’−３図 第４図 第５図 ； 第６図 （Ａ） （Ｂ） 第７図 第８図 （Ａ）　ＣＢ） 第９図 （Ａ）　（Ｂ）

Claims (1)

【特許請求の範囲】
1. （１）条件制御用命令群だけで構成される条件制御プｌ
   コグラムを記憶する条件制御プログラム記１意ブロック
   と、前記条件制御プログラム記憶プロ・ツクと独立に構
   成され、工程歩進制御用命令群たりて構成される工程歩
   進制御プログラムを記憶する工程歩進制御プログラム記
   憶ブロックと、各記憶ブロック間に設けられ、所定の命
   令でデータの設定または読め出しが行われる通信用内部
   リレーと、前記条件制御プｌコグラムの実行を一巡した
   後、工程歩進制御プログラムの実行に移る手段と、前記
   」二程歩進制御プログラムを１ステップ実行した後前記
   条件制御プログラムの実行に移る手段と、を備えてなる
   プログラマブルコン１−ローラ。