JPS6046590B2 - テレビジョン受像機における同期分離回路 - Google Patents
テレビジョン受像機における同期分離回路Info
- Publication number
- JPS6046590B2 JPS6046590B2 JP13665277A JP13665277A JPS6046590B2 JP S6046590 B2 JPS6046590 B2 JP S6046590B2 JP 13665277 A JP13665277 A JP 13665277A JP 13665277 A JP13665277 A JP 13665277A JP S6046590 B2 JPS6046590 B2 JP S6046590B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- current
- synchronous separation
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Synchronizing For Television (AREA)
Description
【発明の詳細な説明】
この発明は、テレビジョン受像機における同期分離回路
に関する。
に関する。
従来、同期分離回路として、第３図ａ、ｂに示す回路が
公知である。
公知である。
これらの回路をモノリシック集積回路に構成する場合、
次に示すような問題があつた。いずれの回路も同期分離
トランジスタＱ、はｐｎｐトランジスタで構成されるも
のである。モノリシック集積回路に形成されるｐｎｐト
ランジスタは、例えば、縦型叩ｎトランジスタのベース
領域の形成と同時にＰ型エミッタ及びコレクタ領域が形
成される周知のラテラル構造とされ、電流増幅率ｈＦＥ
のバラツキが上記ｎｐｎトランジスタに対し比較的に大
きい。そのため、入出力伝達特性が変化する。このため
、上記回路においては、上記入出力伝達特性に対応した
バイアス設定が困難となり、正確な同期分離動作が期待
できなかつた。この発明は、同期分離トランジスタの電
流増幅率（ｈＦＥ）のバラツキによる誤動作を防止した
同期分離回路を提供するためなされた。
次に示すような問題があつた。いずれの回路も同期分離
トランジスタＱ、はｐｎｐトランジスタで構成されるも
のである。モノリシック集積回路に形成されるｐｎｐト
ランジスタは、例えば、縦型叩ｎトランジスタのベース
領域の形成と同時にＰ型エミッタ及びコレクタ領域が形
成される周知のラテラル構造とされ、電流増幅率ｈＦＥ
のバラツキが上記ｎｐｎトランジスタに対し比較的に大
きい。そのため、入出力伝達特性が変化する。このため
、上記回路においては、上記入出力伝達特性に対応した
バイアス設定が困難となり、正確な同期分離動作が期待
できなかつた。この発明は、同期分離トランジスタの電
流増幅率（ｈＦＥ）のバラツキによる誤動作を防止した
同期分離回路を提供するためなされた。
この発明は、同期分離トランジスタのベース電流（バイ
アス電流）を同一条件の下で形成され、エミッタ電流を
一定としたトランジスタのベース電流で作り出すように
したものである。
アス電流）を同一条件の下で形成され、エミッタ電流を
一定としたトランジスタのベース電流で作り出すように
したものである。
以下、実施例により、この発明を具体的に説明する。第
１図は、この発明の一実施例を示す回路図でＪある。こ
の回路は、結合コンデンサＣを介した映像信号がそのベ
ースに印加される同期分離用ｐｎｐトランジスタＱ、の
エミッタを一方の電圧端子である電源電圧端子Ｖｃｃに
接続し、そのコレクタと他方の電圧端子てある接地端子
との間に負荷抵抗ｉを設け、このコレクタに映像信号に
含まれる同期パルスを得る上記同期分離用トランジスタ
Ｑ、のベースバイアス電流回路として、次に説明する回
路を用いる。一般に、同期分離回路は、他の回路、例え
ば、雑音パルス抑圧、ＡＧＣ検波回路等とが含まれるモ
ノリシック集積回路に形成され、以下に説明するバイア
ス回路も、このモノリシック集積回路に形成する。
１図は、この発明の一実施例を示す回路図でＪある。こ
の回路は、結合コンデンサＣを介した映像信号がそのベ
ースに印加される同期分離用ｐｎｐトランジスタＱ、の
エミッタを一方の電圧端子である電源電圧端子Ｖｃｃに
接続し、そのコレクタと他方の電圧端子てある接地端子
との間に負荷抵抗ｉを設け、このコレクタに映像信号に
含まれる同期パルスを得る上記同期分離用トランジスタ
Ｑ、のベースバイアス電流回路として、次に説明する回
路を用いる。一般に、同期分離回路は、他の回路、例え
ば、雑音パルス抑圧、ＡＧＣ検波回路等とが含まれるモ
ノリシック集積回路に形成され、以下に説明するバイア
ス回路も、このモノリシック集積回路に形成する。
上記同期分離用トランジスタＱ１と同一の条件の下に形
成された、言い換えれば、上記モノリシック集積回路に
形成されたＰｎｐトランジスタＱ２のエミッタと電圧端
子Ｖｃｃとの間に抵孔Ｒ１を設け、このトランジスタＱ
２のコレクタを接地し、ベース・コレクタ間に順方向ダ
イオードＤ１を設ける。
成された、言い換えれば、上記モノリシック集積回路に
形成されたＰｎｐトランジスタＱ２のエミッタと電圧端
子Ｖｃｃとの間に抵孔Ｒ１を設け、このトランジスタＱ
２のコレクタを接地し、ベース・コレクタ間に順方向ダ
イオードＤ１を設ける。
このダイオードは、トランジスタＯと同時に形成された
トランジスタのベース●コレクタ間を短絡した構造とさ
れる。そして、このダイオードＤ１とともに、電流ミラ
ー回路を構成するＮｐｎトランジスタＱ３、換言すれば
、上記ダイオードＤ１の順方向電圧で動作するＮｐｎト
ランジスタＱ３のコレクタ電流を、上記同期分離用トラ
ンジスタＱ１のバイアス電流として用いる。この回路の
動作は、次のように説明できる。
トランジスタのベース●コレクタ間を短絡した構造とさ
れる。そして、このダイオードＤ１とともに、電流ミラ
ー回路を構成するＮｐｎトランジスタＱ３、換言すれば
、上記ダイオードＤ１の順方向電圧で動作するＮｐｎト
ランジスタＱ３のコレクタ電流を、上記同期分離用トラ
ンジスタＱ１のバイアス電流として用いる。この回路の
動作は、次のように説明できる。
電源電圧■Ｃｃは、例えば１２Ｖ程度と、トランジスタ
のベース●エミッタ間電圧Ｖ８ｌｌｌｌに比べ大きいた
め、このベース●エミッタ間電圧■ＢＩＣに多少のバラ
ツキがあつても、トランジスタＱ２のエミッタと電源電
圧端子Ｖｃｃとの間に設けられた抵抗Ｒｌ，の両端に印
加される電圧ＶＣＣ−２ＶＢ０は略一定となるため、こ
のトランジスタＱ２のエミッタから供給される電流１］
：ニは、一定電流となる。したがつて、ダイオードＤ１
を通して流れるこのトランジスタＱ２のベース電流ｈは
、１１３≠Ｉ日／ＨＦＥ，Ｑ２）３となる（ここでＨＦ
Ｅ（Ｑ２）は、トランジスタＱ２の電流増幅率である。
このベース電流１Ｅが流れるダイオードＤ１により駆動
されるトランジスタＯのコレクタ電流は、上記ベース電
流と略同一の電流となり、同期３分離用トランジスタＱ
１のバイアス電流を流すこととなる。
のベース●エミッタ間電圧Ｖ８ｌｌｌｌに比べ大きいた
め、このベース●エミッタ間電圧■ＢＩＣに多少のバラ
ツキがあつても、トランジスタＱ２のエミッタと電源電
圧端子Ｖｃｃとの間に設けられた抵抗Ｒｌ，の両端に印
加される電圧ＶＣＣ−２ＶＢ０は略一定となるため、こ
のトランジスタＱ２のエミッタから供給される電流１］
：ニは、一定電流となる。したがつて、ダイオードＤ１
を通して流れるこのトランジスタＱ２のベース電流ｈは
、１１３≠Ｉ日／ＨＦＥ，Ｑ２）３となる（ここでＨＦ
Ｅ（Ｑ２）は、トランジスタＱ２の電流増幅率である。
このベース電流１Ｅが流れるダイオードＤ１により駆動
されるトランジスタＯのコレクタ電流は、上記ベース電
流と略同一の電流となり、同期３分離用トランジスタＱ
１のバイアス電流を流すこととなる。
上記同期分離用トランジスタＱ１と、トランジスタＱ２
とは、同一条件の下で形成されるものであるから、その
電流増幅率ＨＦＥは、製造上の特性のばらつきにかかわ
らず、相対的に略同一となる。
とは、同一条件の下で形成されるものであるから、その
電流増幅率ＨＦＥは、製造上の特性のばらつきにかかわ
らず、相対的に略同一となる。
この電流増幅率ＨＦＥと同期分離用トランジスタＱ１に
おける入出力伝達特性との関係は、第２図に示すように
、大きな電流増幅率による特性曲線を実線ｅ、小さな電
流増幅率による特性曲線を破線ｅ″に示すようになる。
おける入出力伝達特性との関係は、第２図に示すように
、大きな電流増幅率による特性曲線を実線ｅ、小さな電
流増幅率による特性曲線を破線ｅ″に示すようになる。
この図に示すように、電流増幅率の減少に伴ない、バイ
アス点ａをａ″にノ示すようにΔ■分だけ深く、言い換
えれば、バイアス電流を大きくしなければ、同期分離動
作がなされない。この実施例においては、この電流増幅
率のバラツキを、トランジスタＱ２のベース電流として
検出し、しかも、その逆数に比例する信号としているた
め、このベース電流を入力とする電流ミラートランジス
タＯを介した同期分離用トランジスタＱ１のベースバイ
アス電流は、その電流増幅率の減少とともに増加し、あ
るいは増加とともに減少して、上記入出力伝達特性に応
じたバイアス電流を得ることができる。
アス点ａをａ″にノ示すようにΔ■分だけ深く、言い換
えれば、バイアス電流を大きくしなければ、同期分離動
作がなされない。この実施例においては、この電流増幅
率のバラツキを、トランジスタＱ２のベース電流として
検出し、しかも、その逆数に比例する信号としているた
め、このベース電流を入力とする電流ミラートランジス
タＯを介した同期分離用トランジスタＱ１のベースバイ
アス電流は、その電流増幅率の減少とともに増加し、あ
るいは増加とともに減少して、上記入出力伝達特性に応
じたバイアス電流を得ることができる。
したがつて、同期パルス抜けや、帰線消去パルスを同期
パルスとして抜き出すという誤動作が防止できる。
パルスとして抜き出すという誤動作が防止できる。
なお、同期分離用トランジスタＱ１のバイアス電流は抵
抗Ｒ１、電圧■Ｃｃ及びトランジスタＱｌ，Ｑ２の電流
増幅率を考慮して、設定するものである。
抗Ｒ１、電圧■Ｃｃ及びトランジスタＱｌ，Ｑ２の電流
増幅率を考慮して、設定するものである。
この発明は、前記実施例に示すように、モノリシック集
積回路に構成された同期分離回路として、適するもので
あるが、これに限定されず、少なくとも、トランジスタ
Ｑｌ，Ｑ２が同一の条件の下に形成されたものであれば
よい。
積回路に構成された同期分離回路として、適するもので
あるが、これに限定されず、少なくとも、トランジスタ
Ｑｌ，Ｑ２が同一の条件の下に形成されたものであれば
よい。
第１図は、この発明の一実施例を示す回路図、第２図は
、この発明を説明するための入出力伝達特性図、第３図
Ａ，ｂは、それぞれ従来技術の一例を示す回路図である
。
、この発明を説明するための入出力伝達特性図、第３図
Ａ，ｂは、それぞれ従来技術の一例を示す回路図である
。
Claims (1)
- １ ベースに結合コンデンサを介して映像信号が印加さ
れ、エミッタが一方の電圧端子に接続され、コレクタと
他方の電圧端子との間に設けられた負荷抵抗を有し、こ
のコレクタ信号を出力とするｐｎｐ型の第１のトランジ
スタＱ＿１と；エミツタと上記一方の電圧端子との間に
抵抗を有し、ベースと上記他方の電圧端子との間に順方
向ダイオードを有し、上記第１のトランジスタＱ＿１と
同一のモノリシック集積回路に形成されたｐｎｐ型の第
２のトランジスタＱ＿２と；上記順方向ダイオードの順
方向電圧がベース・エミッタ間に印加され、コレクタを
上記第１のトランジスタＱ＿１のベースに接続したｎｐ
ｎ型の第３のトランジスタＱ＿３を具備し、該第３のト
ランジスタＱ＿３のコレクタ電流によつて上記第１のト
ランジスタＱ＿１のベース・バイアス電流を設定するこ
とにより上記第１のトランジスタＱ＿１の電流増幅率の
バラツキによる同期分離の誤動作を防止したことを特徴
とするテレビジョン受像機における同期分離回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13665277A JPS6046590B2 (ja) | 1977-11-16 | 1977-11-16 | テレビジョン受像機における同期分離回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13665277A JPS6046590B2 (ja) | 1977-11-16 | 1977-11-16 | テレビジョン受像機における同期分離回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5469914A JPS5469914A (en) | 1979-06-05 |
| JPS6046590B2 true JPS6046590B2 (ja) | 1985-10-16 |
Family
ID=15180327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13665277A Expired JPS6046590B2 (ja) | 1977-11-16 | 1977-11-16 | テレビジョン受像機における同期分離回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6046590B2 (ja) |
-
1977
- 1977-11-16 JP JP13665277A patent/JPS6046590B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5469914A (en) | 1979-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4574202A (en) | Rectifier circuit with attack time variable in response to an input signal level | |
| US4463379A (en) | Synchro separation circuit | |
| JPH09260974A (ja) | 増幅回路 | |
| JPS6148310B2 (ja) | ||
| US4237487A (en) | Monolithic semiconductor integrated circuit for television receivers | |
| US3639780A (en) | Video signalling processing apparatus | |
| US3961360A (en) | Synchronizing detector circuit | |
| JPS6046590B2 (ja) | テレビジョン受像機における同期分離回路 | |
| US4038684A (en) | Signal detection circuit | |
| JPH0246112Y2 (ja) | ||
| JPH04282905A (ja) | 位相検波器 | |
| US4220932A (en) | Buffer amplifier | |
| JP2000323935A (ja) | 高耐圧出力回路 | |
| JP2815865B2 (ja) | 同期信号分離回路 | |
| US3512098A (en) | Transistor electrical circuit with collector voltage stabilization | |
| JPH0115227Y2 (ja) | ||
| JPH0856367A (ja) | Ａｃｃ検波回路 | |
| JPS5915237B2 (ja) | 映像増幅回路 | |
| JPH0249061B2 (ja) | ||
| JPH0311996Y2 (ja) | ||
| JPH03746Y2 (ja) | ||
| JPH0441660Y2 (ja) | ||
| JPS6126847B2 (ja) | ||
| JPS6210468B2 (ja) | ||
| JPH0691384B2 (ja) | 半導体集積回路装置 |