JPS6057892A

JPS6057892A - マイクロコンピユ−タ

Info

Publication number: JPS6057892A
Application number: JP16705083A
Authority: JP
Inventors: 博小山; 大澤　博
Original assignee: Tokyo Sanyo Electric Co Ltd; Sanyo Electric Co Ltd; Sanyo Denki Co Ltd
Current assignee: Tokyo Sanyo Electric Co Ltd; Sanyo Electric Co Ltd; Sanyo Denki Co Ltd
Priority date: 1983-09-09
Filing date: 1983-09-09
Publication date: 1985-04-03
Also published as: JPH027476B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は、表示装置を直接駆動する表示駆動回路を内蔵
したマイクロコンピュータに関する。

（ロ）従来技術近年、４ビツトあるいは８ピツトのワンチップマイクロ
コンビーータに於いて、表示装置、特に、液晶表示装置
を直接駆動することのできる液晶駆動回路を内蔵したマ
イクロコンピュータが開発されている。この様なマイク
ロコンピュータは、第１図に示す如く、セ、グメント駆
動回路（１）に表示データを印加するための表示用記憶
回路（２）が設けられてあり、ＲＡＭ（３）に記憶され
たデータを表示用記憶回路（２）に転送することによっ
て表示が為される。従来は、表示命令のオペランドでＲ
ＡＭのアドレス及び表示用記憶回路（２）のアドレスを
直接指定し、データの転送を行っていた。即ち、表示命
令のコード中に設定されたデータＸによってＲＡＭ（３
）のアドレスが指定され、そのアドレスに記憶されたデ
ータが、表示命令のコード中に設定されたデータＹによ
って指定される表示用記憶回路（２）のアドレスに転送
される。従って　全部の表示を書き変える場合には、表
示用記憶回路（２）のアドレス数だけ表示命令を実行し
なげればならないので、表示数が多い場合には、プログ
ラムステップ数が多くなり、プログラム作成上の効率が
悪い欠点を有していた。

（ハ）発明の目的本発明は、上述した点に鑑みて為されたものであり、ス
トローブポインタによって表示用記憶回路のアドレスを
指定可能とすることにより、表示プログラムの作成を効
率良＜、シかも、簡単に作成できる様にすることを目的
とする０に）発明の構成本発明は、表示装置を直接駆動する表示駆動回路と、セ
グメントに対応する表示データを記憶し、該表示データ
を前記表示駆動回路に印加する表示用記憶回路とを備え
たマイクロコンピュータに於いて、所定命令が実行され
たとき、データバスに送出された前記表示用記憶回路の
アドレスを指示するデータを取り込むストローブポイン
タと、該ストローブポインタの出力をデコードし、表示
データの書き込み命令が実行されたとぎ、前記表示用記
憶回路にストローブ信号を印加するストローブデコーダ
とを設けた構成である。

（ホ）実施例第２図は本発明の実施例を示すマイクロコンピュータの
ブロック図である。ＲＯＭＦ４＋はプログラムを固定的
に記憶する記憶回路であり、プログラムされた命令は、
順次、制御回路（５）に印加される。

制御回路（５）は、印加された命令を解読し、その命令
を実行するために各部回路を制御する。４ピツトから成
るデータバス（６）には、ＡＬＵ（７１、ＲＡ　Ｍ（８
）、データポインタ（９）、セグメントデコーダ（１０
）、ストローブポインタ旧）等が接続され、データバス
（６）を介して各回路間でデータの送受が為されろ。

ＡＬＵ（７１は、演算処理装置であり、データの加算あ
るいは減算等の処理を行う。ＲＡ　Ｍ（８）はデータを
記憶し、また、必要に応じてそのデータを取り出すこと
のできる記憶回路であり、そのアドレスは、データポイ
ンタ（９）に記憶された内容、あるいは、ＲＯＭ（４）
から出力される命令コードのオペランドで指定される。

データポインタ（９）はデータバス（６）に送出された
データを必要に応じて記憶するレジスタであり、その記
憶したデータによってＲＡ　Ｍ’（８）のアドレスを指
定することができる。セグメントデコーダ００）は、デ
ータバス（６）に送出された４ピツトのＢＣＤコードを
、例えば、数字表示のための７本のセグメント信号に変
換し、表示用記憶回路Ｑ２１に印加する。表示用記憶回
路Ｏｚは、セグメント駆動回路α３）が駆動することの
できるセグメントに各々対応した記憶素子を有し、セグ
メント駆動回路（１３１は、表示用記憶回路α２の記憶
素子に記憶された内容に基いて、そのセグメントを駆動
するためのセグメント駆動信号を作成する。このセグメ
ント駆動回路０３）は、例えば、液晶表示装置を駆動す
るための回路である。また、表示用記憶回路ｆ１２１の
アドレスは、ストローブポインタ０１）によって指定さ
れる。即ち、データバス（６）を介してストローブポイ
ンタ圓に取り込まれたデータがストローブデコーダ０４
）でデコードされ、データを表示用記憶回路（１２＋に
書き込むための命令が実行されたとぎ、複数のストロー
ブ信号が作成され、表示駆動回路鰺に印加される。この
スＩ・ロープ信号によって、そのとぎデータバス（６）
に送出され、セグメントデコーダ（ｔｏｌで変換された
データを書き込む記憶素子が指定され、その表示データ
が記憶される。

第３図は、第２図に示された一部のブロックを示す回路
図である。データバス（６）＆−！、Ｉ）　Ｂ　Ｕ　Ｓ
　Ｏ〜３までの４ピツトから成り、ＤＢＵＳＯ〜３はセ
グメントデコーダ０■に接続されている。セグメントデ
コーダ００）はＤＢＵＳＯ〜３に送出された４ピツトの
ＢＣＤコードを数字表示するだめのセグメント信号ａ−
ｇに変換し出力する。ストローブポインタ圓は４個のラ
ッチ回路（１５）から成り、各々の入力端子りには対応
するデータバス（６）のピット信号ＤＢＵＳＯ〜３が印
加され、また、クロック端子グには、所定の命令、例え
ば、ＭＲ８Ｂ命令（この命令のオペランドで指定された
ＲＡＭのアドレスに記憶されたデータをストローブポイ
ンタ（１１）に転送する命令）が実行されたとぎ、第１
図に示された制御回路（５）から出力される制御信号Ｍ
ＳＰが共通に印加される。即ち、ＭＲ８Ｂ命令が実行さ
れた場合には、ＲＡＭ（８）に記憶された４ピツトのデ
ータがストローブポインタ（ＩＩ）に記憶されるのであ
る。

ストローブデコーダ（１４）は、８個のＮＡＮＤゲート
（［６１，！＝８（［１ｉｌのＮＡＮＩｌ’−ト（Ｊｎ
とから成ｔ）、ＮＡＮＤゲートα６）には、ストローブ
ポインタ（１１）のラッチ回路０９の出力Ｑと、インバ
ータ（１８１によって反転された信号とが選択的に印加
され、また、すべてのＮＡＮＤゲー）（１６１には、表
示用記憶回路α２に表示データを書き込むＷＲＴ命令が
実行されたとぎ、第１図に示された制御回路（５）から
出力される制御信号ＷＲＴが共通に印加されろ。更に、
ＮＡＮＤゲートαＧ）の各出力は、ＮＡＮＤゲート（１
７＋の一方の入力に各々印加され、また、ＮＡＮＤゲー
）　（１７１の他方の入力には、イニシャルクリア信号
ＭＲが共通に印加され、ＮＡＮＤゲ−ト（１７）の出力
は、各々ストローブ信号５ＴＢＯ〜７として出力される
。

即ち、イニシャルクリア信号Ｍｌｌが電源投入時に０”
となった場合には、ストローブ信号５ＴＢＯ〜７はすべ
てｌ”となり、また、Ｗ　１１　Ｔ命令が実行されたと
き、制御信号ＷＲＴがＮ　、　ＴＩとなると、ラッチ回
路Ｑ５１の出力の状態によって、ストローブ信号５ＴＢ
Ｏ〜３までのうちのいずれか一つが、　Ｉ＋となり、ス
トローブ信号５ＴＢ４〜７までのうちのいずれか一つが
１”となる。このストローブ信号５ＴＢＯ〜７０組み合
せによって表示用記憶回路（１２１の記憶素子への記憶
が制御される０表示用記憶回路（１２＋は、セグメント駆動回路０３）
が駆動することのできるセグメントの各々に対応した記
憶素子であるラッチ回路α翅と、各ラッチ回路（１９）
のクロック端子ダにその出力が接続されたＮＡＮＤゲー
ト（２０）とから構成される。ＮＡＮＤゲート（２０）
の入力には、ストローブ信号５ＴＢＯ〜３のうちのいず
れか一本と、ストローブ信号Ｓ　Ｔ　Ｂ　４〜７のうち
いずれか一本とが選択的に印加されており、その組み合
せによって、選択されるラッチ回路α９のアドレスが決
定され、また、ラッチ回路０９）の入力りには、セグメ
ントデコーダ００）から出力されるセグメント信号ａ　
”　ｇが選択的に接続されろ。

即ち、ラッチ回路■の入力りには、そのランチ回路（１
９）に対応するセグメントの表示データが出力されるセ
グメント信号ａ−％−ｇが接続される。例えば、数字表
示する１桁分のセグメント表示データを記憶するランチ
回路（１９）はすべて一つのアドレスとして同じストロ
ーブ信号に接続され、そのラッチ回路Ｕの入力には各々
対応するセグメント信号ａ〜ｇが接続されろ。更に、ラ
ッチ−路（１０の出力Ｑは、各々、セグメント駆動回路
（１３１に印加され、セグメント駆動回路ＯＪは印加さ
れた出力Ｑの内容に基いてセグメントを駆動する信号、
例えば、液晶を駆動する場合には液晶駆動信号、を作成
し、出力端子（２１Ｊから出力する。

従って、第３図の構成によれば、ストローブポインタ０
１）に記憶される４ビツトのデータの内容によって表示
用記憶回路（１２＋のアドレスが指定され、書き込み命
令、即ち、ＷＲＴ命令によって指定されたアドレスに表
示データが記憶されるのであるＯこの様に、第２図及び
第３図の如く構成されたマイクロコンピュータに於いて
、例えば、プログラムによって時計を形成し、時刻を表
示する場合には、第４図に示ず如＜、ＩＩＡＭ（８）内
のアドレス「０」に１０時デー　タ、アドレスｒｌＪに
時データ、アドレス「２」に１０分データ、アドレス「
３」に分データを格納し、一方、表示用記憶回路（１２
１のアドレスｒＯＪは１０時桁のセグメントに対応する
記憶素子、アドレスｒｌＪは時桁のセグメントに対応す
る記憶素子、アドレス「２」は１０分桁のセグメントに
対応する記憶素子、アドレス「３」は分桁のセグメント
に対応する記憶素子を含む様に設定する。そして、表示
を行う場合には、データポインタ（９）によってＲＡＭ
（８１のアドレス［′０」を最初に指定し、また、スト
ローブポインタ（１１）によって表示用記憶回路Ｏ２の
アドレス「０」を最初に指定する。そして、ＷＲＴ命令
によってＲＡ　Ｍ　（８）のアドレス「０」に格納され
たデータを表示用記憶回路（１２）のアドレス「０」に
転送する。

その後、データポインタ（９）及びストローブポインタ
０１）の内容にｒｌＪを加算し、ＷＲＴ命令を実行ｐする。こ９びを４回繰り返えすことにより、表示データ
が書き込まれる。

上述の動作は第５図のフロー図で示され、その動作を第
２図及び第３図を用いて説明する。表示プログラムは、
先ず、データポインタ（９）及びストローフポインタ（
１１）に初期値を設定し、ＲＡＭ（８）及び表示用記憶
回路（１２＋の初期アドレスを指定する。

そして、ＷＲＴ命令を行うことにより、データポインタ
（９）で指定されたＲＡＭ（８）のアドレスに記憶され
たデータが、データバス（６）を介してセグメントデコ
ーダ（１０）に印加され、一方、制御信号ＷＲＴのタイ
ミングによってストローブ信号５ＴＢＯ〜７が出力され
、ストローブポインタ０υで指定される表示用記憶回路
（１２＋のアドレスのラッチ回路αｌに、変換されたセ
グメント信号ａ−％−ｇが記憶される。

次に、データポインタ（９）及びストローブポインタ旧
）にｒｌＪを加算し、更に、その加算結果が所定値ｒＡ
Ｊになったか否か判定する。所定値ｒＡＪでない場合に
は、表示データの書き込みは全べて終了していない場合
であり、再びＷＲＴ命令を実行する。そして、所定値「
Ａ」（第４図の場合にはＡ＝４である）になったら表示
プログラムが終了する。従って、従来の如く、書き込み
命令な表示の桁数だけ並べる必要がなく、プログラムを
ループ状に形成できるため、プログラムが短くなる。

（へ）発明の効果上述の如く、本発明によれば、ストローブポインタの加
算あるいは減算によって表示用記憶回路のアドレスを変
えられるため、表示プログラムがループ状に形成でき、
プログラムが短く、且つ、簡単となる。特に、表示をす
べて書き変え、たり、全セグメントを点灯あるいは消灯
する場合には、その効果は顕著である。

【図面の簡単な説明】

第１図は、従来例を示すブロック図、第２図は本発明の
実施例を示すブロック図、第３図は、第２図に示された
ブロックの一部を示す回路図、第４図は、時刻表示する
場合の例を示す図、第５図は表示プログラムを示すフロ
ー図である。主な図番の説明（４）・・・ＲＯＭ、　（５）・・・制御回路、　（６
）・・・データバス、　（７）・・・Ａ　Ｌ　Ｕ　、（
８）・・・ＲＡ　Ｍ　、（９１・・・データポインタ、
　ａα・・・セグメントデコーダ、　Ｕ・・・ストロー
ブポインタ、　ａ′２・・・表示用記憶回路、０３）・
・・セグメント駆動回路、　αか・・ストローブデコー
ダ。第を図第２図

Claims

【特許請求の範囲】

１、表示装置を直接駆動する表示駆動回路と、セグメン
トに対応する表示データを記憶し、該表示データを前記
表示駆動回路に印加する表示用記憶回路とを備えたマイ
クロコンピュータに於いて、所定命令が実行されたとき
、データバスに送出された前記表示用記憶回路のアドレ
スを指示するデータを取り込むストローブポインタと、
該ストローブポインタの出力をデコードし、表示データ
の書き込み命令が実行妾れたとぎ、前記表示用記憶回路
にストローブ信号を印加するストローブデコーダとを設
けたことを特徴とするマイクロコンピュータ。