JPS60683B2 - シ−ケンス制御装置 - Google Patents

Description

【発明の詳細な説明】 本発明は汎用のシーケンス制御装置に関するものである
。

工作機械等の被制御システムを所定の工程順序で動作さ
せるように制御するシーケンス制御装置として、所要の
制御内容を書込み得るようにしたプログラム記憶部を備
え、設計・製作の標準化を図り、また被制御体の仕様変
更及び工程順序の変更等に容易に対処し得るようにした
汎用シーケンス制御装置が近時多様化される趨勢にある
。

この種の装置に対するプログラミングは、例えばコンタ
ソールに設けた設定キーの操作により所要プログラムを
プログラム記憶部に書込むようにして行われる。ところ
が従来の装置においてはこのようなプログラミングに際
してプログラムの設定の基とするためのりレー回路の設
計が必要とされた。す０なわち、一旦有援点又は無接点
のリレーを用いてなる回路を設計し、その回路図をシン
ボルキー化、プール代数化、コード化することによって
プログラムを得ることとしていた。従って汎用シーケン
ス制御装置それ自体の設計、製作は標準化ご夕れるもの
の、被制御システム固有のプログラム作成には、リレー
を主要構成部品とした旧来のシーケンス制御装置の設計
におけると同様に、リレー回路の設計作業を要求され、
前記標準化の利点が減殺されるという問題点があった。
また需要家において動作シーケンス、被制御体の仕様変
更を行うためにプログラムを書替える場合においても同
様にリレー回路の設計が必要とされ、装置の汎用性とい
う利点が十分に享受されないといううらみがあった。更
にプログラムの容量はリレー回路の設計終了後まで算出
不能であるので、シーケンス制御装置の仕様決定にも遅
滞を釆たすという問題点があった。本発明は斯かる事情
に鑑みてなされたものであって、被制御体の動作に従っ
てプログラミングし得る構成とすることにより、上述の
問題点を解消した汎用のシーケンス制御装置を提供する
ことを目的とする。

以下にまず本発明の原理を説明する。

一般に順次制御における１ステップの工程（以下単位工
程という）は第１図に示すごとく単位工程ｎにおいて制
御すべき被制御体、すなわち被制御システムを構成する
モータ、電磁弁等に出力信号ＯＵＴを与えると、該出力
信号ＯＵＴに応答する入力信号ＩＮ、すなわち操作スイ
ッチ、リミットスイッチ又はタイマ等の信号が得られ、
これを演算した結果に基づいて単位工程ｎから次の単位
工程ｍへ歩心するようにしている。本発明はこのような
単位工程の組合わせにより順次制御が構成されているこ
とに着目してなされたものである。

すなわち本発明に係るシーケンス制御装置は、実行中の
単位工程に対応して、該単位工程の状態を記憶する機能
を持たせた工程フラグ記憶手段（複数）にて構成した工
程フラグ記憶部を備え、プログラム記憶部より時分割で
謙出されたプログラムの中の工程フラグ番地の内容に対
応するフラグのセット、リセット状態をチェックし、そ
のフラグがセット状態にある場合にはそのフラグに対応
する単位工程（単数又は複数）の制御を行い、各単位工
程における最後には次の単位工程を指示する内容をプロ
グラムしておき、所望の単位工程への移行を自在に行え
るようにしたものである。以下種々の場合に分けて単位
工程間の移行について説明する。

前述の第１図は単位工程の順次移行を示している。これ
に対して第２図は単位工程ｎから単位工程ｍへのジャン
プを示している。つまり単位工程ｎの最後において次単
位工程を指示する内容ｋをプログラムしてあり、単位工
程ｎに書かれた移行条件が成立すると工程フラグ記憶部
のｋに該当するフラグをセットし、この結果単位工程ｋ
のプログラムが実行されることになる。図示の如くｋ＝
ｍ（ｍ＞ｎ＋１）とプログラムしておく場合には、単位
工程ｍヘジャンプして移行するし、またｋ＝ｎ＋１とプ
ログラムしておく場合は単位工程ｎ十１へ歩進する。そ
して工程フラグ記憶部のｎに該当するフラグはリセット
され、単位工程ｎの制御の実行は終了する。第３図乃至
第５図は上記した移行の変形例を示している。

即ち第３図はｋ＝ｍ（ｍ＜ｎ）の場合であり単位工程ｎ
より前の単位工程ｍヘジャンプする。第４図は単位工程
ｎより単位工程ｍ（ｍ＞ｎ＋１）へジャンプし、次には
単位工程ｍ＋１へ歩進させて単位工程ｎ＋１〜ｍ−１を
切離す場合を示している。第５図は単位工程ｎより単位
工程ｍ（ｍ＞ｎ＋１）へ移行させ、その後、単位工程ｍ
〜ｍ＋Ｑを順次実行させた後、単位工程ｍ＋Ｑの最後に
単位工程ｋ′＝ｎ＋１をプログラムしておきこの単位工
程ｎ十１へ戻る場合を示している。

これは単位工程ｎと単位工程ｎ十１との間に単位工程ｍ
〜ｍ＋Ｑを挿入することを意味している。このようなジ
ャンプの移行と全く同様にして、分岐制御又は並行制御
、これの反対の統合制御、更に判断制御が行われる。

第１０図は分岐制御又は並行制御を行わせる場合の工程
図である。

単位工程ｎの最後における次の単位工程を指示する内容
ｋとしてｎ十１及びｍの２つがプログラムされている。
このような場合には単位工程ｎの移行条件が成立すると
後述するように工程フラグ記憶部の単位工程ｎ＋１、ｍ
の夫々に割付けたフラグが同時的にセットされ、単位工
程ｎ＋１及びｍが並行制御（時分割制御による）される
ことになる。つまり単位工程ｎから単位工程ｎ＋１及び
ｍへの分岐制御が行われることになる。ｎ＋１、ｍのフ
ラグがセットされると同時に単位工程ｎに割付けてある
フラグがリセットされることは前述の場合と同様である
。第１１図は上述のようにして分岐された制御を統合す
る場合の工程を示しており、単位工程ｎ及びｍの次単位
工程ｋとして共にｎ＋１がプログラムされている。

従って単位工程ｎ、ｍにおいて夫々の移行条件が成立す
るとこれらに対応するフラグがセットされ、また単位工
程ｎ＋１に対応するフラグがセットされて、ご．の単位
工程ｎ十１に移行する。以上の分岐又は統合は基本的に
は前述のジャンプと同様であるが、次に示す判断制御は
これらと少し内容を異にする。

即ち第９図に示すように単位工程ｎにおける移行条件Ａ
の成立、不成立により単位工程ｎ＋１又はｍへ移行する
。具体的には単位工程ｎのプログラム中に、単位工程ｎ
＋１へ行く条件と、単位工程ｍへ行く条件とをプログラ
ムしておき、両条件のうち先に成立した条件の単位工程
へ移行させる。例えば移行条件Ａが成立した（又は単位
工程ｎ十１への移行条件が成立した）場合はそのフラグ
がセットされ、単位工程ｎのフラグがリセットされ、そ
の結果単位ｎから単位工程ｎ＋１への移行が行われるこ
とになり、単位工程ｍの制御は実行されない。このよう
に本発明の装置においては単位工程を歩造させ、切離し
及び挿入を含むジャンプを行わせ、分岐させ、統合し、
更に判断による単位工程の選択を行わせるように単位工
程を組合わせることができるのである。

一方、被制御体の動作についてみると、この動作は上記
した単位工程の組合せとして表現できるものであり、こ
れが本発明装置においては被制御体の動作にのみ注目し
て容易にプログラミグできる理由である。そしてこのよ
うな方式で行われるプログラミングの過程においては各
単位工程の動作を実現し得るリレー回路を想定する必要
は全くないのである。次に本発明をその実施例を示す図
面に基づいて具体的に説明する。

第６図は本発明装置の一実施例を示すブロック図である
。１２はプログラムカウンタであって、発振器１１から
出力されるクロック信号を計数する。

１３はリードオンリーメモリ形のプログラム記憶部であ
って、プログラムカウンタ１２の計数内容をアドレス選
択信号として受け取り、アドレス選択信号に対応するア
ドレスの内容を零番地から最大番地まで順次議出し得る
ようにしている。

第７図はこのプログラム記憶部１３に格納されたプログ
ラムの１語のフオーマツトを示しており「工程フラグ番
地部ＰＦＡ、命令部ＯＲＤ及び番地部ＡＤＲよりなる。
そして、この工程フラグ番地部ＰＦＡの内容は工程フラ
グ読出部１４へ入力される。１７は動作実行中の単位工
程を記憶する機能をもった複数個のフラグを有する工程
フラグ記憶部である。

即ち前記単位工程の夫々に割付けたフラグの夫々をセッ
トすることによって実行中の単位工程を記憶する。工程
フラグ謙出部１４はプログラム記憶部１３から読出した
工程フラグ番地部ＰＦＡの内容に対応するフラグが工程
フラグ記憶部１７中に記憶されている場合、つまり動作
実行中の単位工程に係るプログラムが読出された場合は
制御部１８及び演算部１９へ所定信号を送る。また命令
部ＯＲＤの内容は命令デコーダ１５に入力されて解読さ
れ、解読された命令は制御部１８へ転送され、制御部１
８は工程フラグ読出部１４からの前記信号を受けた場合
に該命令を番地部ＡＤＲのデータ又は工程フラグ番地部
ＰＦＡのデータを参照して実行する。第１表はこの装置
で用いる命令とその機能を一覧表にしたものである。第
１表 制御部１８は解読されて転送されてきた命令が出力命令
ＯＵＴである場合は指定番地（被制御機器に対応づけて
ある）へ演算部１９の演算結果を与えるべく入出力部２
０を制御する。

命令が入力命令ＩＮである場合は指定番地の入力を演算
部１９へ謙込む。命令が論理演算命令である場合は指定
番地の入力又はプログラム記憶部１３から工程フラグ論
出部１４へ謙出された工程フラグと演算部１９の内容と
の間で演算を行い、その結果を演算部１９に記憶させる
。

演算部１９はこのような演算、記憶を行うものである。
命令が工程書換命令であった場合は番地部ＡＤＲの内容
に従い、工程フラグ書襖部１６に対して工程フラグ記憶
部１７のフラグを書換える内容のデータを送る。上記工
程フラグ書換部１６は工程フラグ記憶部１７のフラグを
プログラム記憶部より読出された番地に書き換えるもの
であり、また上記出力部２０は複数の入出力信号の中か
ら、プログラムで指定された番地の入力又は出力を選択
して出力結果をラッチし、また入力結果を取込むもので
ある。

而して上述のように構成された本発明装置のプログラム
に使用される基本命令は第１表に示したとおりであるが
、単位工程は通常第１表の命令語を数語〜数十語用いて
構成される。第８図は本発明装置に使用されるプログラ
ムの１例を示している。

まず単位工程０に示したＳＴＡＲＴＳＴＥＰ命令は通常
プログラムの最初に書かれ、工程フラグ書換部１６に指
令を与えて番地部ＡＤＲの内容に相当する工程フラグ記
憶部１７中の工程フラグをセットされる。第８図のプロ
グラム例においては番地１、ｂ、ｃの工程フラグをセッ
トし、これらの単位工程１、ｂ、ｃが動作実行中のもの
であるとの記憶を行わせておくのである。そしてまたこ
のプログラム例においては最初から単位工程１、ｂ、ｃ
に分岐させたことになり、これらの３系列の並行制御が
行われることになる。このＳＴＡＲＴＳＴＥＰ命令の結
果単位工程１、ｂ、ｃが時分割制御をすることにより並
行して実行されていくことになり、プログラム番地３〜
７の工程フラグ番地１の部分が単位工程１に、またプロ
グラム番地ｖ、ｖ＋１の部分が単位工程ｃに相当する。

単位工程ｂについては第８図には示してし、ない。時分
割制御により単位工程１、ｂ、ｃの並行制御が行われる
。

工程フラグ番地１の中の最初のＯＵＴ命令は番地ｄに出
力する指令を入出力部２川こ与える。ＩＮ命令は入力ｅ
を選択し、これを演算部１９に謙込む指令を入出力部２
０及び演算部１９に与える。

ＡＮＤ命令は入力ｆを選択してこれを演算部１９に諸込
ませ、上述のようにして読込まれた入力ｅとの論理積演
算を行わせる指令を入出力部２０及び演算部１９に与え
る。

なお演算部１９はその演算結果を記憶しておく。ＯＲ命
令は入力ｇを選択して入出力部２０に読込ませ、演算部
１９において、すでに記憶されている前記ＡＮＤ命令に
よる演算結果との論理和演算を行わせる指令を入出力部
２０及び演算部１９に与え、この演算結果を同様に演算
部１９に記憶させておく。

ＳＴＥＰ命令は単位工程中の演算命令の演算の結果、移
行条件が成立した場合に工程フラグ書換部１６へ指令を
与え、番地部の内容に従ってフラグを書き換え、書き換
えられた単位工程へ移行させる。

すなわち第８図のプログラムの単位工程１においては入
力ｅ，ｆ，ｇの論理演算の結果、移行条件が成立した場
合は単位工程ｍへ移行する。以上の単位工程１のプログ
ラム例においては論理演算命令としてＡＮＤ、ＯＲ等、
指定番地の入力を演算対象とするものが用いられていた
が、プログラム番地ｚ〜ｚ十３に示す単位工程ａにおい
てはＡＮＤＳＴＥＰ、ＯＲＳＴＥＰ等工程フラグを演算
対象として用いる命令が含まれている。即ちこの単位工
程ａにおいては、入力ｊと工程フラグｃ＋ｄとの論理積
演算を行っている。そしてこの論理積が成立した場合は
ＳＴＥＰ命令により単位工程ａ＋１へ歩進するのである
。次にプログラム番地ｖ＋２〜ｖ十４の単位工程ｃ＋１
における命令Ｒ ＳＴＥＰについて説明すると、この命
令はプログラムで指定された工程フラグを工程フラグ書
換部１６に指令を与えて強制的にリセットする。

図示のプログラム例の場合には単位工程ｃにおいて入出
力部２０にＥＲＧ（非常停止信号）が入力されると工程
ｃ十１へ移行し、ここにおいて工程フラグｐ、ｑ、ｒを
リセットしてこの単位工程ｐ、ｑ、ｒの制御を停止させ
るようにしている。すなわち単位工程ｃはプログラム番
地２においてＳＴＡＲＴＳＴＥＰ命令を書いたことによ
り分岐系列として常に入力ＥＲＧを監視していたことに
なる。その他プログラム例に示されなかった否定の命令
は第１表に示すようにＡＮＤ ＮＯＴ、ＯＲＮＯＴ、Ａ
ＮＤＮＯＴＳＴＥＰ、ＯＲＮＯＴＳＴＥＰの如く、他の
論理演算命令と複合した命令として使用され、入力及び
工程フラグの信号を否定論理信号に変換して所定の演算
を行う。

またＮ ＳＴＥＰ命令は第９図に示すように移行条件Ａ
が不成立である場合に移行させるべき単位工程を指示す
るように用いられている。

即ち第９図の場合は単位工程ｎの最後の部分にＮ ＳＴ
ＥＰ ｍ ＳＴＥＰ ｎ＋１ のプログラムが用意される。

このように本発明に係るシーケンス制御装置では単位工
程を歩進させ、切離し及び挿入を含むジャンプを行わせ
、分岐させ、統合し、更に判断による単位工程の選択を
行わせるように単位工程を粗合せることができるので被
制御システムを構成する被制御体夫々の動作を知ること
のみにより、該動作に従ってのプログラミングが可能と
なり、また工程変更のときにも、変更内容に対応するり
レー回路の設計を行うことなくプログラムの内容変更の
みで対処し得る。

このため上記被制御体の動作を実現するためのリレー回
路をプログラミング作成の際に考慮することは全く不要
となり、プログラム作成作業が著しく容易となり、また
迅速に行える。更にプログラムの命令語の種類は従来多
用されているものに比して種類が少なくプログラミング
自体も容易である。

またプログラムの容量は被制御システムの動作仕様に基
づいて決定可能であるのでシーケンス制御装置の仕様決
定に遅滞を来たすことがない。このように本発明はシー
ケンス制御装置のプログラム作成を容易にし、また動作
シーケンス等の変更の際のプログラム変更を容易に行わ
せ得るという優れた効果を奏する。

【図面の簡単な説明】

第１図は順次制御における単位工程の移行の説明図、第
２図及び第３図は夫々本発明装置により単位工程ｎから
先及び前の単位工程ｍヘジャンプさせる場合の工程図、
第４図は本発明装置により単位工程の切離し変更を行う
場合の工程図、第５図は本発明装置により単位工程の挿
入変更を行う場合の工程図、第６図は本発明装置の要部
を略示するブロック図、第７図は本発明装置に使用され
るプログラム語のフオーマツト図、第８図は本発明装置
に使用されるプログラムの１例を示す図面、第９図は本
発明装置により、移行条件の成立、不成立に基づいて移
行を行わせる場合の工程図、第１０図は本発明装置によ
り分岐制御又は並行制御を行わせる場合の工程図、第１
１図は同じく統合を行わせる場合の工程図である。 １１…・・・発振器、１２……プログラムカゥンタ、１
３・・・・・・プログラム記憶部、１４・・・・・・工
程フラグ論出部、１５・…・・命令デコーダ、１６・・
・・・・工程フラグ書換部、１７・・・・・・工程フラ
グ記憶部「 １８・・・・・・制御部、１９・・・・・
・演算部、２０・・・・・・入出力部。 第１図 毅２図 孫３図 第４図 務５図 繋ｑ図 祭 ー。 図弟’１図 努６図 鍵ヮ図 箱８図

Claims (1)

【特許請求の範囲】
1. １ 工程フラグ番地、命令及び番地を複数記憶させるプ
   ログラム記憶部と、該プログラム記憶部の内容をサイク
   リツクに読出させるプログラムカウンタと、動作実行中
   の工程を記憶する機能を持つ複数個のフラグを有する工
   程フラグ記憶部と、前記プログラム記憶部から読出され
   た工程フラグ番地に対応する工程フラグ記憶部のフラグ
   の状態を読出す工程フラグ読出部と、前記工程フラグ記
   憶部のフラグをプログラム記憶部より読出された番地に
   書換える工程フラグ書換部と、複数の入出力信号の中か
   らプログラム記憶部より読出された番地に対応する入出
   力信号を選択して、出力結果をラツチし、又は入力結果
   を取込む入出力部と、プログラム記憶部から読出された
   命令を解読する命令デコーダと、前記入出力部及び工程
   フラグ読出部から入力される信号を前記命令デコーダに
   よって解読された命令に基づいて論理演算する演算部と
   、プログラム記憶部から読出されて解読された命令に従
   って各部に指示を与える制御部とを具備し、該制御部は
   前記命令が出力命令である場合は入出力部を制御し、ま
   た演算命令である場合は入出力信号又は工程フラグ読出
   部からの入力信号を演算部に与えてこれを制御し、更に
   工程書換命令である場合は、工程フラグ書換部を制御し
   て任意の工程へのジヤンプを可能とし、或いは、工程書
   簡命令により複数個の工程フラグを記憶状態にする機能
   を持たせ、複数個の工程の同時制御を可能としたことを
   特徴とするシーケンス制御装置。