JPS607764A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、比殻的わずかにドーピングした第１導電型の
半導体領域が防接する主表面を有する半導体本体を具え
る半導体装置であって、前記の主表面には前記の第１導
電型とは反対の第２導電型の数個の第１区域が隣接して
おり、これら第１区域は互いに規則的な間隔で配置され
ているとともに前記の半導体領域よりも浅い深さで前記
の主表面から半導体本体内に下方に延在しており、これ
ら第１区域の各々の内部に比救的多量にドーピングした
第１導電型の第２区域が設けられ、この第２区域は半導
体本体内で第１区域により半導体領域から分離されてお
り、各第１区域は第１外側端縁を有し、各第２区域は第
２外側端縁を有し、この第２外側端縁は前記の主表面上
で見て第１外側端縁の内部に位置しており、第１および
第２外側嬬縁の相互的距産はこれらの長さのζ汀に全体
に亘、つてほぼ等しくなっており、各第２区域はこれに
隣接する第１区域に接続されており、第１区域は主表面
にツ５いて半導体領域のはげ対称的なグリッド状部分に
よって互いに公然されており、このグリッド状部分は第
１区域の各々を囲んで１．Ｉ５り且っ主表面において絶
縁ｍで被ＤＩされており、この絶縁層は第１外側嬬縁を
越えて少くとも第２外側端縁まで延在しており、この絶
縁層上には、前記のグリッド状部分によって占められる
主表面の少くとも一部分を被覆するゲート電極として作
用する導電層が存在しており、この導電層は開口を有し
、これらのＵＦＪ日の寸法はこれらの開口の下方で半導
体本体中に位置する第１区域の横方向寸法に一致してい
る半導体装置に関するものである。

絶縁ゲートＮ、界効果トランジスタを有するこのような
半導体装置は特に英国特許出願 ＧＢ２０８７６４８に記載されており既知である。

一般に、トランジスタは電力トランジスタであり、この
種類のトランジスタは例えばＴＲＩＭＯ８、ＨＥＸＦＥ
Ｔ或いはＳＩＰＭＯ３とも称されている。これらのトラ
ン”ジスタは文献にＤ−ＭＯ８技術として説明されてい
る技術によって製造しうる。

第１区域は一般に正多角形の形状をしており、互いに等
間隔に配置されている。半導体領域は共通ドレイン区域
を構成し、第２区域はソース区域を構成し、これらのソ
ース区域は導電層によって互いに接続することができる
。一般に、第２区域は閉路形状をしており、第１区域は
正多角形の中央部分において且つ第２区域の閉路形状の
内部で主表面まで延在している。この場合、ソース区域
、従って第２区域の電気接続部を構成する導電層は多角
形の中央部で第１区域にも直接接続されている。第１お
よび第２外側端縁は主表面に隣接する実際のチャンネル
領域を画成し、この実際のチャンネル領域内では、少く
ともトランジスタが導通状態・で作動した際にゲート電
極によって制御されるチャンネルがソース区域と半導体
領域との間に存在する。

これらの電界効果トランジスタは導通状態で低抵抗値を
有するようにすることがしばしば望まれている。従って
、必要とする半導体表面積に対するチャンネル幅の比を
好ましい値にすることを目的とした前述した多角形のサ
ブ構体を用いるようになっている。前述した多角形より
も一層複雑なトポグラフィ形状もしばしば用いられる。

例えば、チャンネル領域は多角形の全周辺に追従せずに
局部的に内方に曲げ次に周辺に戻すようにする必要があ
る場合がすでに提案されている。この場合、チャンネル
領域は曲りくねった形状となるも、サブ構体は正多角形
の領域を占める。

直列の前記の抵抗値に関しては、チャンネル幅以外にサ
ブ構体間の相互距離も重要であるｏトランジスタを流れ
る電流は中間のグリッド状部分を経てドレイン領域の電
気接続部に流す必要がある。

このｆｆｉ％接続部は、例えば単一のトランジスタに関
する場合には主表面とは反対側に位置する半導体本体の
表面上に設けることができる。この際殆んどの場合、比
較的わずかにドーピングした半導体領域は比較的多量に
ドーピングした一導電型の基板上に延在する半導体層で
ある。しかし、トランジスタは集積回路の一部を構成す
ることもでき、この場合、比較的わずかにドーピングさ
れた第１導Ｎ型の半導体領域は、少−くとも集積回路の
作動中半導体本体の他の部分から分離される島を以って
構成されている。この場合、当該島には比較的多量にド
ーピングされた第１導電型の埋込み層が設けら゛れてお
り、この島に接続されている導電管点は主表面に、例え
ばトランジスタ構造部の端縁に存在させることができる
。この導電接点は埋込み府と相俟ってドレイン区域の電
気接続部を構成する。サブ構体間の相互距離は比較的わ
ずかにドーピングした半導体領域内の広がり抵抗に影響
を及ぼす。この広がり抵抗は、定流が主表面におけるチ
ャンネルと多量にドーピングされた基板或いは多量にド
ーピングされた埋込み層との間でトラン・ジスタを経て
流れるようにする必要がある。このことは実際に、隣接
の第１区域の第１外側端縁間の距離に下限値を与えると
いうことを意味する。

電力トランジスタに関しては直列抵抗値以外に特に許容
しうる動作電圧が重要である。この電圧、は主に、第１
区域とこれに隣接し比較的わずかにドーピングされた半
導体領域との間のｐｎ接合の降服電圧によって決定され
る。これに関連して・これらのｐｎ接合は主として第１
区域の第１外側端縁付近で湾曲させることが重要である
。更に、これらのｐｎ接合は主表面で降服するおそれを
無くす必要がある。一般的には、第２区域間の距離は前
記のｐｎ接合に関連する隣接の第１区域の空乏領域が、
降服電圧に達する前に互いに接解する程度に小さく選択
されている。従って、等電位線もわずかに湾曲した形状
となる。従って、動作電圧は隣接の第１区域の第１外側
端縁間の距離に対する上限値を決定する。

第１区域間の相互距離を、降服が本来の場所に生じない
ように選択する場合には、降服電圧は主として第１区域
の全パターンの外側端縁で生じる降服によって決定され
る。第１区域の全ノ＜ターンを閉路形状を有する第２導
電型の区域によって囲むことは前記の英国特許出願ＧＢ
２，０８７，０４８からも知られている。電気接続部が
設けられていないこの区域は第１区域の全パターンから
ある距離にあるも外側の第１区域のｐｎ接合と関連する
空乏領域の内部に位置する。第２導電型のこのフローテ
ィング区域は既知のように特に半導体表面での降服を防
止する作用をする。第１区域と半導体領域との間に逆方
向に印加する電圧は第１区域を制限するｐｎ接合と７０
−ティング区域の外側端縁を形成するｐｎ接合との間で
主表面に沿って分布される。フローティング区域は前記
の外側端縁が逆方向にバイアスされる電位となる。

本発明の目的は、規則的に配置したサブ構体を有する前
述した半導体装置を更に改善することにある。本発明は
特に、゛半導体本体中の電界分布を改善することにより
、サブ構体間の相互距離を決定する直列抵抗値および降
服電圧間の折衷を好ましいように変えることができ、こ
の電界分布の改善は殆んど、主表面に追加の領域を必要
とせず且つ製造に際して追加の処理工程を必要とするこ
となく行なうことができるという事実を確かめ、かかる
認識を基に成したものである。

本発明は、比較的わずかにドーピングした第１導電型の
半導体領域が隣接する主表面を有する半導体本体を具え
る半導体装置であって、前記の主表面には前記の第１導
電型とは反対の第２導電型の数個の第１区域が隣接して
おり、これら第１区域は互いに規則的な間隔で配置され
ているとともに前記の半導体領域よりも浅い深さで前記
の主表面から半導体本体内に下方に延在しており、これ
ら第１区域の各々の内部に比較的多量にドーピングした
第１導電型の第２区域が設けられ、この第２区域は半導
体本体内で第１区域により半導体領域から分離されてお
り、各第１区域は第１外側端縁を有し、各第２区域は第
２外側端縁を有し、この第２外側端縁は前記の主表面上
で見て第１外側端縁の内部に位置しており、第１および
第２外側端縁の相互的距離はこれらの長さのほぼ全体に
亘ってほぼ等しくなっており、各第２区域はこれに隣接
する第１区域に接続されており、第１区域は主表面にお
いて半導体領域のほぼ、対称的なグリッド状部分によっ
て互いに分離されており、このグリッド状部分は第１区
域の各々を囲んでおり且つ主表面において絶縁層で被覆
されており、この絶縁層は第１外側端縁を越えて少くと
も第２外側端縁まで延在しており、この絶縁層上には、
前記のグリッド状部分によって占められる主表面の少く
とも一部分を被覆するゲート電極として作用する導電層
が存在しており、この導電層は開口を有し・これらの開
口の寸法はこれらの開口の下方で半導体本体中に位置す
る第１区域の横方向寸法に一致している半導体装置にお
いて、３個以上の第１区域によって囲まれた中間スペー
スの領域でグリッド状部分内の主表面に第２導電型の他
の表面区域を設け、この他の表面区域の上方で前記の導
電層に他の開口をあけ、これら他の開口の寸法を前記の
他の表面区域の横方向寸法に一致させ、前記の他の表面
区域には、前記の第１区域とは相違して、この他の表面
区域内に位置してこの他の表面区域に接続されている第
１導電型の区域を設りないことを特徴とする特 規則正しい形態のザブ構体を規則正しく配列することに
より、最も近接した第１区域の最も近い外端縁から主表
面に沿って測定した距離が２つのｌＩＪ接するｍ１区域
の第１外端縁間の最短距離の匙よりも大きな３個以上の
サブ構体間に中間スペースを囲むようにする。これら中
間スペースを第２導電型の他の表面区域で完全に又は一
部分充填する場合には半導体本体の電界分布が改善され
、且つこの分布がサブ構体の全部のパターンにより電圧
が増大するか又はブレークダウン電圧が変化しない場合
２個の隣接するサブ構体間の距離を大きくして直列抵抗
を減少させることができる。

本発明による最大の利点は第２導電型の他の表面区域の
製造中追加の処理工程を必要としないことである。これ
ら他の表面区域は、第１区域と同時に、又第１区域が２
工程以上で形成される場合にはこれら工程中の１工程と
同時に形成することができる。ゲート電極を第１区域の
１部分を形成、するドーピングマスクとして用いる場合
には、このゲート電極を第２導電型の他の表面区域のド
ーピングマスクとしても用いることができる。

又、中間スペースは、完全なトランジスタサブ構体並び
に相互接続された第１及び第２区域を収納し得ない程度
の小さな寸法とするのが好適である。本発明によればこ
れら中間スペースによって、トランジスタ構体の短絡ｐ
ｎ接合を有さず、電界分布が改善され、しかも追加の処
理工程を必要とすることなく形成し得る他の一般に小さ
な半導体構体を収納する。

本発明半導体装置の好適な例では前記の第２区域は、主
表面上で見てこの主表面に隣接する第１区域の中央部分
には存在させず、前記の他の表面区域は主表面上で見て
前記の第１区域の中央部分と少くと、もほぼ同じ寸法と
する。

本発明半導体装置の特に有利な例ではゲート電極として
作用する導電層にあけた開口の中央に、絶縁層にあけた
中央部Ｎ開口を存在させ、中央配置開口内で第１区域の
中央部分および第２区域に、第２導電層を隣接させて接
続し、ゲート電極として作用する導電層内で第１区域の
上方に位置する２つの隣接の開口間の最短距離を絶縁層
内の前記の中央配置開口の特性断面寸法よりも大きくす
る。

実際上、特に直列抵抗に対する相互距離が比較的長いｔ
ｔｌｊ体ではサブ構体間にブレークダウン力発生する危
険があるが本発明によれば中間スペースは他の表面区域
を収容するに充分な大きさとする。

又、前記の第１区域は主表面上で見て正多角形の形状と
し、ゲート電極として作用する導電層中の前記の他の開
口をこれらを囲む前記の正多角形のパターンに対しほぼ
相補を成す形状とする、。これがため、ブレークダウン
の発生する危険が最大となる区域を最大限に利用する。

本発明によればゲート電極として作用する導電層中の前
記の他の開口が、第１区域の上方でこの導電層中に位置
する２つの隣接の開口間の最短距離よりも短かい特性断
面寸法を有するようにすることにより満足な結果を得る
ことができた。

本発明半導体装置の更に好適な例では他の表面、区域を
主表面に位置する電気接続部とは無関係にする。この場
合には前記の他の開口の端縁内に位置する主表面の全部
分が絶縁層で被覆されているようにする。

中□間スペースに配列する他の半導体構体は第２導電型
の半導体区域のみを具えるのが好適である。

本発明半導体装置の更に他の例では前記の他の表面区域
には、この他の表面区域の内部に位置する第１導電型の
区域が設けられていないようにする。

これがため、中間スペースに配列したかかる半導体構体
ではバイポーラトランジスタ効果の発生ずる危険性は極
めて僅かとなる。

図面につき本発明を説明する。

第１図に示す本発明半導体装置の第１例は電界効果トラ
ンジスタを具える集積回路に関するものであり、その１
部分を第１図に平面図で示す。本例半導体装置は半導体
本体１を具え、その主表面２（第２図）を第１導電型の
比較的少量ドープした半導体領域８に隣接させる。

半導体本体１は、上側にｎ型エピタキシャル層を設ける
例えばｐ型シリコンキャリア即ち支持体である基板４を
有する集積回路に慣例の構成とする。このエピタキシャ
ル層は、例えばｐ型分離領域、又は条溝或いは半導体本
体にその厚さの少くとも１部分に亘り埋設した絶縁材料
の領域によって通常のように互に分離された領域即ち島
に細分割し、これら島を半導体装置の少くとも作動生瓦
に電気的に分離する。これら島の１個を図面には半導体
領域３として示す。

主表面２は互に規則正しく配列された前記第１導電型と
は逆の第２導電型の数個の第１区域５と隣接させ、この
第１区域５は主表面２から半導体本体１内に半導体領域
８よりも浅く延在させる。

重病では第１区域５をｐ型区域とする。各第１区域５内
には第１導電型の不純物を比較的多量にドープした第２
区域６を設ける。

各第１区域５の第１外側端縁７は主表面２に現われる関
連する第１区域５と半導体領域８との間のｐｎ接合８の
端縁によって形成する。

各第２区域６の第２外側端縁９は主表面２に現われる関
連する第２区域６と隣接第１区域５との間のｐｎ接合１
０の端縁によって形成する。

第２区域６は閉成された幾何学的形状を有し主表面２に
現われるｐｎ接合１０の端縁によっても形成されるその
内側端縁１１により第１区域内に制限される。この内側
端縁１１内においても第１区域５は主表面２に隣接する
。

第２外側端縁９は主表面２にみて、第１外側端縁７の内
側に位置させ、第１及び第２外側端縁７及び９の相互距
離は夫々その長さのほぼ全体に亘りほぼ等しくする。

又、内側端縁１１も２個の外側端縁７及び９に対する距
離を一定とする。しかし、これは必ずしも必要ではない
。所望に応じ内側端縁１１を外側端°縁７及び９の形状
とは異る形状とすることもできる。

各第２区域６を導電層１６を経て隣接の第１区域５に接
続する。

第１区域５は半導体領域８のほぼ対称なグリッド状部分
１２により主表面２で互に分離する。かように半導体領
域部分１２が対称グリッド状となる理由は、規則正しく
形成した第１区域５を規則正しく配列するからである。

グリッド状部分１２は主表面２で絶縁層１３゜１５によ
り被覆し、この絶縁層は第１外側端縁７を越えて少くと
も第２外側端縁９まで延在させる。

絶縁層１８上にはゲート電極１４として作用する導電層
を設けこれによってグリッド状部分１２力（占める主表
面２の表面部分全体を被覆し得るようにする。導電層１
４には端縁２７で示される開口を設け、その寸法を半導
体本体１のこれら開口２７の下側に位置する第１区域５
の横方向寸法（ニ一致させる。この場合横方向寸法は横
方向即ち主表面２にほぼ平行な方向の長さとする。実際
上第１区域５の第１外側端縁７は導電層１４にあけた開
口の端縁２７と一致する。

絶縁層１５によってゲート電極１４を被覆する。

ゲート電極１４から絶縁した第２導電層１６を、主表面
２において第１区域５の１個により画成した各サブ構体
の中央部分で第１及び第２区域５及び６の各々に夫々接
続する。この目的のため端縁１７により夫々画成した接
点窓を主表面２上に設けた絶縁層に形成する。ゲート電
極として作用する導電層１４にあけた開口２７の中央に
位置するこれら接点窓１７の各々では第２導電層１６を
隣接させると共に第１区域５及び第２区域６に電気的に
接続する。図面を明瞭とするために導電層１６は第１図
に示さない。同様の理由で、第１外側端縁７から比較的
僅かな距離の個所に位置する第２外側端縁９及びゲート
電極１４の端縁２７は第１外側端縁７と共に第１図に単
一ライン７．９゜２９で示す。

半導体装置の電界効果トランジスタのドレインを半導体
領域３により構成する。この半導体領域８には第１導電
型の埋込み層１８の形状の不純物を多世にドープした部
分を設け、この部分をエピタキシャル層８と基板４との
間の界面近くに延在させる。島３の端縁には主表面２に
おいてサブ構体５．６の近くに島３の電気接続部（図示
せず）を通常のように設けることができる。この電気接
続、部は導電層１６と同時に形成された電気接点接続部
と不純物を多量にドープしたｎ型区域とを具える。これ
ら導電接点接続部と接点区域と埋込み層１８とによって
ドレイン区域３の良導電接点接続部を構成する。

電界効果トランジスタのソース区域を第２区域−６によ
り溝成し、これら第２区域６を導電層１６により相互接
続する。この導電層１６はソース区域の導電接点接続部
を構成する。又、この導電層１６を第１区域５にも接続
してバイポーラトランジスタ効果が発生するのを防止し
得るようにする。

第１区域５がかように接続されない場合には第２区域６
と第１区域５と半導体領域３とによって比較的低い動作
電圧でブレークダウンを既知のように呈する７０−ティ
ングベースを有するバイポーラトランジスタを構成する
。この場合には第１区域５の直列抵抗を充分小さくして
第１区域５に著しい電圧傾度を生じることなく゛導電層
１６に電流を流し得るようにする。これがため、サブ槽
体５６の中央でｐｎ接合１０が短絡されてトランジスタ
の電気特性を著しく良好にする。

ゲート電極１４は多結晶又は非晶質半導体材料、モリブ
デンその他好適な導体及び／又は好適な珪化物のような
好適な導電材料で構成する。電気接続部には導電層１６
と同時に形成する導体パターン（図示せず）を用いるこ
とができ、この導体パターンはトランジスタの縁部及び
／又は導電層１６の１個以上の条溝に位置させると共に
絶紅層１５の１個以上のｖＦＪｐ（図示せず）を経てゲ
ート電極１４に接続する。ゲート電極１４に接続された
導体パターンには例えば１個以上のフィンガ部を設け、
これらフィンガ部はその大部分をグリッド状部分１２上
に位置させると共に導電層１６と相俟って摺合構体を構
成する。

電界効果トランジスタのチャンネル領域１９を第１及び
第２外側端縁７及び９間に夫々位置させる。この領域１
９ではゲート電極１４により制御されるソース区域６及
びドレイン区域３間の電流通路のチャンネルを主表面２
の近くに得ることができる。

電界効果トランジスタは共通のドレイン区域３内に設け
られた多数の規則正しく配列されたザブ構体５，６を具
える。この場合には主表面２の表面区域の限定された部
分に比較的広い幅のチャンネルを得ることができる。総
合チャンネル幅はサブ構体５．６の周縁の和にほぼ等し
くする。又、電界効果トランジスタ７つチャンネル長さ
は短かく、夫々第１及び第２外側端縁７及び９間の距離
にほぼ等じくする。このチャンネルの長さは殆んどの場
合５μｍ以下とする。本例ではチャンネル長さを約１〜
２μｍとする。

サブ構体５，６の各々の寸法はその大部分がその組成並
びに製造に用いる技術及び処理により決まる。例えば第
２区域６の内側端縁１１は、第１区域５の中央部分をも
第２区域６の不純物ドーピング中に満足にマスクし得る
ように選定する０本例では製造時に使用するこの最小マ
スク部分を１辺が約６μｍの正方形とする。従って＠縁
１りにより画成され、開口２７の中央に位置する接点窓
によって、この接点窓のマスクが内側端縁１１に対し完
全に正しく整列されていない場合でも第１及び第２区域
５及び６に対して導電層１６が良好な電気接点を形成す
るようなりリアランススペースで内側端縁１１を囲むよ
うにする必要がある。

本例ではこの接点窓の１辺を１２μｍとする。又、ゲー
ト電極１４の端縁２７は接点窓の端縁１７から約５μｍ
の安全な距離の個所に位置させるようにする。この場合
にも種々のマスクを整列させる精度は考慮する必要はな
い。更に導電層１６はゲート電極１４に確実に接続し得
ないようにする必要がある。

従って本例ではゲート電極１４．に設けられ、サブ構体
を配列する開口２７の１辺の長さを約２２μｍとするが
写真食刻工程に用いる最小寸法は約６μｍとする。

実現することのできる単位表面積当りσ〕り゛ブＭＵ体
５．６の個数は、これらサブ構体の相対距離ｄによって
も決定される。実際上、こび）相対距離σ）選定に当っ
ては、第１区域５とドレイン区域８との間のｐｎ接合８
の所望な高いブレークダウン（降服）電圧及びドレイン
区域３Ｑこおける所望な低い直列抵抗に特に依存する折
衷策がとら第１るロドレイン区域の直列抵抗の大部分は
、−界交ＩＪ果トランジスタのチャンネルが位置する主
表面２と埋込み層１８との間における半導体領域８の比
較的弱いドープ部分の電流が遭遇する広がり抵抗によっ
て決定される。なお、電流が太きしＡ場合Ｇこ６才斯か
る直列抵抗が極めて大きくなり得る。その理由は、この
場合には電圧勾配が大きくなるため、ｐｎ接合８間の逆
電圧が増大し、従って、こｎらσ〕ｐｎγ合８に関連す
る空乏層の厚さが大きくなるからである。このことから
して、（１列抵抗が低Ｑ）場合には距離ｄをあまり小さ
くｆ定してにならなＩ／）Ｏｐｎ接合８σ）降服電圧を
高くするしこは、第１区域５におけるドーピング請度だ
けでなく、半導体領域３と上側の絶縁１音との間の！ｊ
￥面の品質や、この絶縁層内に入り込む屯荷量や、外側
端縁７句近のｐｎ接合８の対曲度なども特に２に要なも
のとなる。半導体表面での降服又はｐｎ接合８の河曲度
による降１皿の双方又はこれら降服のいずｎか一方をな
くすために、サブ構体５，６はｐｎ接合８の降服が生ず
る前にこ２ｔらのｐｎ接合間の逆？ｌｉ圧を高めて、ｐ
ｎ接合８に関連する２つの空乏層領域が互いＧこ横方向
にて交わるような短い相対距離ｄで配置する。

本発明しこよれば、８個以上の第１区域５によって囲ま
れる中間スペースの個所における格子状部分１２の主表
面２に第２導屯型の他の表面区域２０を設け、ざらにこ
れらの表１ｆＪ７区域上の導電層■４にはそれらの表面
区域の端縁龜８によって示される膣口をあける。開口２
８の寸法は上記表面区域２０σ〕横方向の大きさむこ一
致させる。さらに、上記他の表面区域２０に番ゴ第１区
域５とは反対に、斯かる表面区域２０の内側に位置し、
且つその表面区域２０に接続される第１導■型の区域を
形成しないようＯこする。

Ｐ−形の他の表面区域２０は半導体領域３とでｐｎ接合
ｚ９を形成し１こσ）ｐｎ接合を第１図σ〕平面図では
ゲート電極】４における他の開口σ）縁部２８と同じ線
で示しである。実際上、主表面２Ｇこ位１ｉｔするｐｎ
接合２９の端部は縁部ｚＢを形成する。

区域２０に鬼気的な結線部を設けなくても、これら６３
区域は半導体領域８σ）空乏層イヒ部分σ〕等’ｔｌＬ
位線を平坦で殆ど曲ってＩ／）なし）形態と１−る助ノ
Ｊをし、このためにｐｎ接合８は速く降服しなくなる。

Ｐ−影領域が鬼気的にフローティング°して０る場合に
は、ｐｎｎ接合２問 なる。フローティングしている他σ）表面領域２００−
位は、半導体領域ａ内のｐｎ接合８Ｇこ最も近いｐｎ接
合２９の部分Ｇこ生ずる電位にほぼ等しくなる。

実際上、規則的に配列されるサブ構体５，６σ）多数の
パターンでは、２個σ）隣接するサブ４１１体５。

６間の相対距離ｄを十分に大きくする力１、又Ｇｌ　ｆ
曳の表面領域２０を用いることにより十分に拡張せしめ
て、３個以上のサブ構体５，６によって囲まれる中間ス
ペースに、大きさが各サブ構体５．６に用イラレる最小
サブパターンに一致する表面区域を配置し得るようＧこ
することができることを確めた。本例では最小ザブパタ
ーンを内側端縁１】によって制御される第１区域５の中
央部分とする。

−辺の長さが約６μｍの同様な方形表面区域は、距１１
ＷｆＵ　ｄが約１　２．７　５μｍ以上の場合、その方
形表面区域がまわりのサブ構体５豐６から６μｍの距離
以上離間するようＧこ４個の方形サブイ￥ｑ体５・６間
の中間スペースに予しめ形成することができる。

この場合の方形表面区域はサブ構体５，６に対して第１
図Ｏこ方形２１で示ずように位置する。

本例で距離ｄを約１６μｍとす込と、−辺の長さが１０
〜１１μｍの方形表面区域２２も中間スペースに形成す
ることができる。サブ４１１体５・６Ｇこ対して回転し
ないように配列される正八角形２３、正六角形２４１又
は−辺の長さが約７．５μｍの方形２５の如き他の形状
の表面区域を利用する・こともできる。

上述したような他の表面区域２０の形状及び位ｌｉｔは
、まわりの各サブ構体５．６からｄ／２以上の距離の所
に位置する主表面２におけるすべての点を囲む中間スペ
ースを最大限に利用し得るように選定するのが好適であ
る。しかし、この場合に表面区ｔＡ２０を形成するのに
用いるマスク開口は、使用する写真平板法により主とし
て決定されるまわりのサブ構体５．６から少なくとも最
小硬間距離のすべての個所に位置させる必要がある。一
般に、斯かる最小マスク寸法は、第２区域６をドーピン
グする際に第１区域５の中央部分をマスクするマスクの
部分にも用いられる。

他の開口及び他の表面区域２０の端縁２８の形状は、開
口２７及びザブ（’ｉｆｆ体５．６のパターンに対して
ほぼ相補的とするのが好適である。このことは、前述し
た中間スペースがほぼ直線的な部分によって限定される
開口によりアプローチされることを意味する。第１図に
示した例では、規則的に配列する方形開口２７の相補形
状を、この開口２７に対して４５０角度にわたって回転
させる方形とする。

従って、第１図の方形表１ｆｎＸ域２１及び２２は開口
２７Ｇ二対して相補形状を成している。

成る列に配列ざｎる方形開口が、その開口の一辺の長さ
の半分と、相対離間距離ｄ（１）長さの半分との和の長
さに等しいｉ　離たけ上記列方向にて隣接列の方形開口
に対して変位ざｎるような方形開口２７の規則的な配列
パターンの場合の相補形状は三角形となる。

一部を第３図に示しであるような第２の実施例に用いら
れる六角サブ構体５，６における相補形状も三角形であ
る。この例では、Ｐ−形の他の表面区域２０を一辺のし
ざが約１１μｍの三角形２６によって示しである。それ
以外はどの第３図では第１図に用いたと同じ符号を付し
て示しである。

実際上、内側縁部１１Ｇこまって制限されるザブ（ＩＩ
構体う６の六角形の中央部にお（づる２つの互いに対向
する平行な辺間の距離は約６μｍとする。六角形１１と
１７の平行な辺間の最短距離は約３μｍ・とじ、六角形
１７と２７の平行な辺間の最短距離は約５μｍとする。

不例では２つの降接する開口２７間の最短距離を１６μ
ｍとする。

第３図の例は畿内学的な形状は別として、構成上の組成
は第１及び２図の例の組成と等しくする。

なお、適当なパターンに関する例により上述した寸法の
数値はマスク寸法に対応することは明らかである。実際
の半導体装置における対応する寸法は、特にアンダーエ
ツチング又は横方向拡散が生ずることからして僅かにず
らすことができる。

さらに、これまで許容し得ると認められて使用したパタ
ーンの最小寸法は関連するディテールの形状に依存し得
るものである。方形開口又は方形スポットの最小辺の長
さが例えば６μｍの場合には、約４μｍ×１０μｍの長
方形ディテールでも差支えないことが屡々ある。双方の
ディテールを整合させ、且つこれらをゲート電極におけ
る隣接する開口間の約６μｍの最短距離で使用すること
ができる。同じ方法を用いる場合には、例えば最小の正
八角形の平行な辺間の距離を約７μｍとすること、がで
きる。主として、使用する開口けこｎら開口の対向配置
される辺間を結ぶ距膨の寸法により特徴付けることがで
きる。方形開口の場合、斯かる特性断面寸法は辺の長さ
に等しく、その寸法は例えば長方形の場合には、その長
方形とほぼ同じ表面積を有する方形の辺の長さにほぼ等
しくする。

本発明にとっては、サブ構体の端縁及び他の表面区域２
０の端縁をいずれもゲート電極１４における開口２７及
び２８によって決定することが重要なことである。これ
らの開口は同じ処理工程中で、しかも同じマスクで得る
ことができる。これがため、サブ構体５・６と他の表面
区域２０とσ）間の最短距離は前述した最小距離に等し
くすることができ、この最短距離の起生じ得る変動分（
これは製造中に使用される種々のマスクが理想的に配列
されないことにより生ずる）はこの場合考慮しないで済
む。

他の表面区域２０の上方に位ｌｌｆ才るゲート電極１今
における各開口２８の寸法は、方形１】及び２１の場合
のように、ザブ構体５・６の中央部分、と少なくともほ
ぼ同じ大８さとし、且つこれら開口２８の大きさを最大
でも、これらの各開口２８と隣接サブ構体５・６を囲む
ゲート電極１４の端縁との間の距離が、少なくともサブ
構体５ｐ６の中央部分特有の特性最小寸法、主として断
面寸法Ｇこ一致するような大きさとするのが好適である
。

主としてサブ構体５，６は互いに等しくシ、且つ正多角
形とする。しかし、サブ構体５，６はトポグラフィ形状
とすることもできる。

他の表面区域２０はサブ構体５，６によって囲まれる中
間スペースにフィツトする相当小さな表面区域とするこ
とができるため、上記他の表面区域２０は主表面２に殆
ど追加の領域を必安どしない。実際上、所要に応じ表面
区域２０は製造に用いる技法で実現し得る最小寸法とす
ることができる。これに関連し、他の表面区域２０には
主表面２に位置する電気結線部を設ける必要がないため
、表面区域２０の上方に接点窓を設ける必要がなくなる
ことが重要なことである。つまり、ドーピング窓を設け
れば十分である。ゲート電極として作用する導一層１４
における他の開口２８は、第１区域５の上方に位置する
斯かる導電層１４における２つの隣接する開口２７間の
！（シ短距離ｄよりも短い特性断面寸法を有するように
するのが好適である。第１図の例では最大開口２８、方
形２２及びへ角形２３が約１ｊμｍの特性断面寸法を有
し、また距１１１　ｄが約１６μｍの寸法を有している
。

使用する方法に応じて、第２導車型を得るためノトーピ
ング不純物だけを斯かるドーピング窓を経て供給するか
、又は第１４電型を得るための他のドーピング不純物を
表面区域２０に第２区域６を形成するのと同時に供給す
ることができる。主表面２の内の導電Ｎ１４にＥｃｊる
他の開口の端縁２８の内側に位置する部分のすべてには
絶縁層１５を被覆し、これにより例えば導電Ｊｆｆｌ１
６を主□表面２の上記部分から分離させるのが好適であ
る。

直列抵抗を所望な低い値とすることに関連して、第１区
域５の上方に位置し、且つゲー）１［［とじて作用する
導電層１４に設けられる２個の隣接する開口２７間の最
大距離は、開口２７の中央部に、存在する絶縁層１５の
中央に位置する開口］７σ）特性断面寸法よりも太きく
し、斯かる開口１７内では第２導電層１６が第１区域σ
〕中央部分及び４２区域６に瞬従し、且つこれらの区域
に接続されるようにする。第１図の例では、距離ｄを１
６μｍとし、方形開口の特性断面寸法を約１２μｍとす
る。

トランジスタを満足に動作させる上で型費なことは、中
間スペースが半導体構体によって全体的又は部分的に占
められ、斯かる半導体構体力り半導体領域８と共にｐｎ
接合２９を形成して、ｐｎ接合８に関連する空乏層領域
が蔽えぎられたり、互し）に合体したりするようにする
ことである。従って、一層良好な電界分布が得らｎｌこ
の場合σ）等電位線は殆ど曲がらず、その形状は相対的
Ｇこ分離した部分て構成されるもσ〕でなり）平坦なｐ
ｎ接合σ）場合に見られる形状Ｇこ一層正確に対応する
。

璽界分布の改善により、相対距離ｄを決定する上での前
述した折衷策は好都合な方向に向けられる。マタ、中間
スペースの領域昏こて発生するｐｎ接合８の降服を回避
ぎせることができる。

実際上、ｐｎ接合８の降ＩＭは最初にサブ構体５゜６の
パターンの縁部で発生する。最外側のツブ構体５．６に
より決まるこのパターンの縁部が不規則な形状にならな
いようにするために、ザブ構体のパターンを、環状のサ
ブ構体であってぞの内側ではトランジスタとして作動す
ると共にサブ構体５．６のパターンの不規則な縁部にで
きるだけ精密に追従する環状サブ構体で囲む場合が多い
。この場合、この環状サブ構体はこの内側端縁に沿って
ゲート電極１４．に隣接すると共に環状の第２区域６も
この内側端縁に沿って第１環状区域５内に存在させる。

この環状サブ４１１フ体の外側端縁は一層強い丸みを持
った形にすることができ、この場合にはこの外側端縁に
沿って第２区域６を形成しないで、ここで導電層１６を
サブ＋１ノｊ体５，６しこ接続することができる。

必要に応じ、規則正しいサブ構体のパターンとこのパタ
ーンを仕上げる環ガブ構体との間の任意の中間スペース
を他の表面区域２０で満たすこと・もてきる。

上述の環状構体の一層強い丸みを持った外側端縁におけ
るｐｎ接合８の降服を一層強く抑制する必要がある場合
に限り、例えば、環状サブ構体の第１区域５と直接接合
すると共に第１区域５内を通る、第２導屯型の一層低一
度の環状領域及び／又は電気的に接続してない第２導屯
型の１個以上のリングを主表面２に、半導体領域島内の
環状ザブ構体から所、定の距離に形成することが−でき
る。表面区域を所定の距離の位置で囲む斯る環状浮動領
域は既知のように表面区域を限界するｐｎ接合に印加さ
れる逆電圧の一部を吸取する、ため、半導体・表面に沿
って降服が起らず、またこの降服は高い逆電圧のときに
のみ起るようになる。

上述の半導体装置は例えば次のように製造することがで
きる。例えば約３０〜Φ０Ω・ａｍの固有抵抗を有する
ｐ型シリコン基板の主表面に、不純物を通常の方法でド
ープして１個以上の埋込層１８を設ける。この不純物は
例えば約３・１０１５原子／　ｃｍ”のドーズ量のｓｂ
とすることができる。

次に、約２０μｍの厚さで約５０・Ｃｒｎの固有抵抗を
有するｎ型エピタキシャル層ご前記主表面上に設ける。

このエピタキシャルＦｒｆＩを通常の方法、例えばｐ型
分離拡散により互に分離された島に細分する。必要に応
じ、島内には一層高い不純物濃度の深いｎ型接点区域を
設け、こゎ２ら接点区域はエピタキシャル層の自由主表
面から略々埋込層まで或は埋込層内まで延在ぎせるのが
好適である。

こうして得られた慣例の構造の半導体不休２集積回路と
して必要なスイッチング素子を島内に形成する後続の処
理工程の出発材料として使用する。

不発明半導体装直に集積回路にする必要はなく、例えば
単一のパワートランジスタＩ１．）形態にすることもで
きる。この場合には、上述の半導体本体の、代りに上述
のｎ型エピタキシャル層が設けられた１高ｍ度ｎ型基板
から成る本体を使用することができる。この場合にはｐ
型分離区域及び深いｎ型接点区域を得る処理工程は必要
ない０ 工ピタキシヤル層の自由表面は最終的に得るべき装置の
主表面を構成するｎここでこの主表面の少くとも電界効
果トランジスタに予定された部分から全ての酸化物を除
去する。次いで熱酸化により新しい酸化層を設ける。こ
の酸化層は約１１００ｎの厚さとすることができる。こ
の酸化層上に約０．５μｍの厚ざを有する多結晶シリコ
ン層を設ける。シリコン層にはその堆積中又は後に通常
の方法でリンをドープすることができる。このシリコン
層によりゲート電極１４を得る。この目的のために・例
えば通常のホトラッカーから成るマスク層を設け、これ
にゲート電極に必要なパターンを結像する。本発明にお
いてはこのパターンはサブ構体５，６により占められる
第１の開口２７と・他の表面区域２０により占められる
小だな第２の開口２８も具えるものとする。第１開口２
７は規則正しく配置し、第２開口２８は３個以上の第１
開口２７により囲まれた中間スペース内に配置する。こ
のパターンの形成後に、エツチング処理を行ない、シリ
コン層の余分の部分を除去し、少くともＹ８　ｎ　’Ｒ
ｈ果トランジスタに対してはゲートな極１４のみを残存
させる。ゲート’１ｆｉ１４で覆われていない薄い酸化
層の部分も除去されるため、この酸化層の部分１８のみ
が残存する。

必要に応じ、この製造段階においてホトラッカーマスク
を用いてホウ素を注入して、環状構体の外側部分に隣接
して降服電圧ご増大する前述の比較的低い不純物濃度領
域を設けることができる。

この低濃度領域は例えば８〜１２にΩ／口のシート抵抗
値を有するものとすることができる。次に、電界効果ト
ランジスタのサイズの開口を肴する新しいホトラッカー
マスクを設ける。このマスクは環状サブ構体５，６の第
１区域５の外縁を限界するためのものである。この開口
を通してホウ素を半導体本体内に注入して第１区域５及
び他の表面区域２０を形成する。この際ホトラッカーマ
スクに加えてゲート電極１４もこのドーピング処理のマ
スクとして作用する。ドーズ量は例えば約１０１４原子
／　ｃｍ２とし、得ら１する不純物添加半導体区域５及
び２ｏのシート抵抗値は例えば８００Ω／口とする。

次に、各第１区域５の中心部を覆う新しいホトラッカー
マスクを設ける。次いで、各サブ構体の中心部に一辺が
約６　ｎｍ　（／Ｊ略々方形のホトラッカー領域な設け
る。環状サブ構体５，６の環状第２区域の外側に位置す
る表面部もホトラッカーで覆われたままとする。必ずし
も必要ないが、ゲート電極１４の第２開口もホトラッカ
ーで覆うのが好適である。次に、リンを例えば約５・１
０１５原子／ｃｍ”のドーズ量で注入する。このドーピ
ングにより第２区域６が形成され、その内縁１］はホト
ラッカーマスクにより決まり、その外縁９Ｃま第１区域
５の第１外縁７を限界したゲート電極１４の同じ外縁２
７により決まる。

通常の如く、各注入処理後又は複数回の注入処理後に高
温度での熱処理を施こし、注入不純物を半導体本体１内
に一層深く拡散ぎぜるｎ多くσつ場合、この拡散処理は
酸化雰囲気中で行なわれる。

不例では、これらの処理後にｐｎ接合８が主表凹２から
約８μｍの深ぎに位置すると共にｐｎ接合１０が約１μ
ｍの深ざに位置す会構体が得られるようにした。

高温度での全ての処理の終了後に、埋込層７は基板４と
エピタキシャル層との間の界面からエピタキシャル層内
に約７μｍの距離まで伸張することが確められた。比較
的低濃度の領域ａの残留厚さは主表面２から測って、ま
だ約１３μｍある。

次に、約０．８μｍの厚ぎを有する酸化シリコンの絶縁
層１５を堆積することができる〇 半導体装置を一層完全にするために、例えば約８０ｎｍ
の厚どの窒化シリコン層と′約２．５μｍの犀ぎの酸化
シリコン層を絶縁層１５上に設けることができる。この
２重層は図には示していない。

この酸化シリコンと窒化シリコンの二重層に、マスクを
用いてトランジスタが占める全領域を略々含む大きな開
口をエツチングする。この開口の縁は例えばトランジス
タを緊密に囲む前述の環状の低濃度ｐ型頭域の上方に位
置させて降服電圧を増大ぎせる。

次に、上述のマスクを除去し、接点窓（それらの縁を１
７で示す）が設けらワタラッカーマスクを設ける。この
ラッカーマスクはゲート電極１４の上方に位置する１個
以上の窓も設ける。絶縁層１５にこれら接点窓をエツチ
ングし、ラッカーマスクを除去した後に、導を層を設け
ることができる。この導電層は例えば１％のシリコンを
含むアルミニウムから成るものとすることができ、厚さ
は約２μｍとすることができる。導電層１６をエツチン
グしてゲート電極に対する接続導体（図示せず）及び島
８に対する接続導体（図示せず）をこの導電層から得る
。

必要に応じ、斯くして得られた構体に、例えば窒化シリ
コンの保護層（図示せず）を設け、この保護層に適当な
区域に開口を設けて半導体装置を例えば通常の外囲器の
部分に電気的に接続し得るようにすることもできる。

不発明は上述の実施例に限定されるものでなく多くの変
形が可能である。例えば、前記シリコンの代りに、例え
はゲルマニウム又はＡＭ−Ｂ■化合物のような他の半導
体材料を使用することができる。絶縁層の材料としては
前記酸化シリコンの代りに窒化シリコン又はオキシニド
ライ“下シリコン又は酸化シリコンを用いることもでき
る。堆積の代りに、絶縁層】５は多結晶シリコン層】４
を設けるときに熱成長により得ることもできる。この場
合には多結晶シリコン層１４の厚さを僅かにプきくする
必要がある。その理由（Ｊこの層の一部分が熱成長の場
合には酸化物に変換されるためである。更に、前記各部
σ〕導電型は交換することができる。

第１区域５は上述のようにドー′ピングした端縁領域に
隣接して一層高濃度の中心部を有するものとすることが
できる。このようにすると、第１区域５の直列抵抗を減
少させることができ、その結果として縦方向バイポーラ
トランジスタ効果が発生する可能性を低減することがで
きる。この場合には高濃度中心部のために追加のドーピ
ング処理・が必要になる。

上述の処理工程により及び必要に応じここに述べていな
い追加の処理工程によりバイポーラトランジスタ、抵抗
及びコンデンサのような他の通常の回路素子を装置の他
の部分（図示せず）に形成することができる。

半導体不休１内の電界分布は、必要に応じ、絶縁層上に
位置し半導体装置の適当な電位点に接続された導電電極
により改善することができる。

更に、ゲー）ＷＥ極］４の第１及び第２開口２７及び２
８が可能な最小相互間隔にある場合には他の表面区域２
０が横方向拡散により第２区域６に部分的に接続しても
よい。この場合には他の表面区域２０は電気的に浮動に
ならないが、斯る接続は半導体不休１内の電界分布に及
ぼす他の表面区域２０の所望の効果を失なうことはない
。更に、いずれにしても、他の表面区域２０の形成中に
追加の処理工程を何も必要とせず、その結果として神々
のマスクのアライメント誤差を中和するために主表面２
に追加の区域を予定する必要がないという大きな利点は
維持される。

他の表面区域２０の使用のためにサブ構体の相互間隔を
大きくして接点窓を他の表［１１１区域２０内に設ける
ことができる場合には、他の表面区域２０ご第３導ｔｌ
Σ層に接続することもできる。例えば、第１図の方形２
２はその中に最小寸法の接点窓を設けるのに丁度十分な
大きぎである。この第３導電層は第２導電層１６と一体
にして他の表面区域２ｏが第２区域６に接続されるよう
にするのが好適である。斯る電気接続も所期の効果に不
所望な影響を与えない。

他の表面区域２０にはこれら表向区域内に位１６する第
１導電型の区域を設けないのが好適であるが、特にトラ
ンジスタをスイッチとして使用する場合には斯るｎ型区
域は不利益な効果を生じない。

斯るｎ型区域がｐ型の他の表向区ｔｔ２２ｏ内に存在す
る場合にはこれらｎ型区域には開口２８内の主表面及び
絶縁層上に接続導体を設けないのが好適である。トラン
ジスタが導通状態において高い動作電圧でも動作する場
合には、前述した）くイボーラトランジスタ効果がｎ型
区域が設けらねた（屯の表面区域２０内で起り得る。従
って、こσ〕ように使用する予定のトランジスタは他の
表面区域２０にその中に位置する第１導電型の区域を設
けなし）のが好適である。

閉路形状の第２区域６の代りに、２個以上Ｑつ離間部分
から成る第２区域６を用いることもでき、この場合には
これら部分をこれら部分が相まって実際上閉路形状の区
域を占めるように配置するのが好適である。

【図面の簡単な説明】

第１図は不発明半導体装置の１例？示す平面図、第２図
は第１図の■−■線上の断面図、第３図は不発明半導体
装置の他の例を示す平面図である。 】・・・半導体不休　２・・・主表向 ８・・・半導体領域（ドレイン）４・・・基板５・・・
第１区域　６・・・第２区域（ソース）７３０．第１外
側端縁　８・・・ｐｎ接合９１９．第２外側端縁　１０
・・・ｐｎ接合】１・・・内側端縁　】２・・・グリッ
ド状部分（３）１３・・・絶縁層　】４・・・導電層 １５・・・絶縁層　１６・・・導電層 １７・・・端縁　］８・・・埋込み層 １９・・・チャンネル領域　２０〜２６・・・表面区域
２７・・・開口（端縁）２８・・・端縁部２９・・・ｐ
ｎ接合。 特許出願人　エヌ・ベー・フィリップス・フルーイラン
ペンファブリケン

Claims (1)

1. 【特許請求の範囲】 １　比較的わずかにドーピングした第１導電型の半導体
   領域が隣接する主表面を有する半導体本体を具える半導
   体装置であって、前記の主表面には前記の第１導電型と
   は反対の第２導電型の数個の＠１区域が隣接しており、
   これら第１区域は互いに規則的な間隔で配置されている
   とともに前記の半導体領域よりも浅い深さで前記の主表
   面から半導体本体内に下方に延在しており、これら第１
   区域の各々の内部に此種的多量にドーピングした第１導
   電型の第２区域が設けられ、この第２区域は半導体本体
   内で第１区域により半導体領域から分離されており、各
   第１区域は第１外側端縁を有し、各第２区域は第２外側
   端縁を有し、この第２外側端縁は前記の主表面上で見て
   第１外側端縁の内部に位置しており、第１および第２外
   側端縁の相互的距離はこれらの長さのほぼ全体に亘って
   ほぼ等しくなっており、各第２区域はこれに隣接する第
   １区域に接続サレテおり、第１区域は主表面において半
   導体領域のほぼ対称的なグリッド状部分によって互いに
   分離されており、このグリッド状部分は第１区域の各々
   を囲んでおり且つ主表面において絶Ｒ層で被覆されてお
   り、この絶縁層は第１外側端級を越えて少くとも第２外
   側端縁まで延在しており、この絶縁層上には、前記のグ
   リッド状部分によって占められる主表面の少くとも一部
   分を被覆するゲート電極として作用する導電層が存在し
   ており、この導電層は開口を有し、これらの開口の寸法
   はこれらの開口の下方で半導体本体中に位置する第１区
   域の横方向寸法に一致している半導体装置において、３
   個以上の第１区域によって囲まれた中間スペースの領域
   でグリッド状部分内の主表面に第２導電型の他の表面区
   域を設け、この他の表面区域の上方で前記の導電層に他
   の開口をあけ、これら他の開口の寸法を前記の他の表面
   区域の横方向寸法に一致させ、前記の他の表面区域には
   、前記の第１区域とは相違して、この他の表面区域内に
   位置してこの他の表面区域に接続されている第１導電型
   の区域を設けないことを特徴とする半導体装置。 λ　特許請求の範囲１記載の半導体装置において、前記
   の第２区域は、主表面上で見てこの主表面に防接する第
   １区域の中央部分には存在させず、前記の他の表面区域
   は主表面上で見て前記の第１区域の中央部分と少くとも
   ほぼ同じ寸法としたことを特徴とする半導体装置。 ＆　特許請求の範囲２記載の半導体装置において、前記
   の第２区域は主表面上で見て第１区域の中央部分を囲む
   閉路膨軟となっていることを特徴とする半導体装置。 表　特許請求の範囲２または３記載の半導体装置におい
   て、ゲート電極として′作用する導電層にあけた開口の
   中央に、絶縁層にあけた中央配置開口を存在させ、この
   中央配置開口内で第１区域の中央部分および第２区域に
   第２導電層を防接させて接続し、ゲート電極として作用
   する導電層内で第１区域の上方に位置する２つの防接の
   開口間の最短距離を絶縁層内の前記の中央配置開口の特
   性断面寸法よりも大きくしたことを特徴とする半導体装
   置。 五　特許請求の範囲１〜４のいずれか１つに記載の半導
   体装置において、前記の第１区域は主表面上で見て正多
   角形の形状とし、ゲート電極として作用する導電層中の
   前記の他の開口をこれらを囲む前記の正多角形のパター
   ンに対しほぼ相補を成す形状としたことを特徴とする半
   導体装置。 ａ　特許請求の範囲１〜５のいずれか１つに記載の半導
   体装置において、ゲート電極として作用する導電層中の
   前記の他の開口が、第１区域の上方でこの導電層中に位
   置する２つの隣接の開口間の最短距離よりも短かい特性
   断面寸法を有することを特徴とする半導体装置。 ７、　特許請求の範囲１〜６のいずれか１つに記載の半
   導体装置において、前記の他の開口の端縁内に位置する
   主表面の全部分が絶縁層で波性されていることを特徴と
   する半導体装置。 ＆　特許請求の範囲１〜７のいずれか１つに記載の半導
   体装置において、前記の他の表面区域には、この他の表
   面区域の内部に位置する第１導電型の区域が設けられて
   いないことを特徴とする半導体装置。 ９、　特許請求の範囲７記載の半導体装置において、前
   記の他の表面区域の内部には半導体本体中でこの他の表
   面区域によって囲まれている第１導電型の表面区域が設
   けられていることを特徴とする半導体装置。 １０、特許請求の範囲８記載の半導体装置において、ゲ
   ー）！極として作用する導電層中の前記の他の開口の内
   部の主表面で、前記の他の表面区域は、ゲート電極とし
   て作用する導電層から分離された第８導電層に隣接して
   接続されていることを特徴とする半導体装置。 １Ｌ　特許請求の範囲１０記載の半導体装置にお・いて
   、前記の第８導電偕は第２区域に接続されていることを
   特徴とする半導体装置。