JPS6084876A - パワ−トランジスタの製法 - Google Patents

パワ−トランジスタの製法

Info

Publication number
JPS6084876A
JPS6084876A JP58193169A JP19316983A JPS6084876A JP S6084876 A JPS6084876 A JP S6084876A JP 58193169 A JP58193169 A JP 58193169A JP 19316983 A JP19316983 A JP 19316983A JP S6084876 A JPS6084876 A JP S6084876A
Authority
JP
Japan
Prior art keywords
layer
emitter
electrode
semiconductor substrate
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58193169A
Other languages
English (en)
Inventor
Takuji Keno
毛野 拓治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP58193169A priority Critical patent/JPS6084876A/ja
Publication of JPS6084876A publication Critical patent/JPS6084876A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/30Devices controlled by electric currents or voltages
    • H10D48/32Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H10D48/34Bipolar devices
    • H10D48/345Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、パワートランジスタの製法に関するもので
ある。
〔背景技術〕
通市、トランジスタ用のシリコンウェハとしては厚みが
300〜500μのものが用いられている。ところが特
にパワートランジスタ用のシリコンウェハとしては厚み
の薄いものが用いられている。これはパワートランジス
タのスイッチング抵抗を低くし、かつ電力損失を少なく
するためである。このようなパワートランジスタ用のシ
リコンウェハを第1図に示す。図において、1はN一層
(低不純物濃度:高抵抗)であり、2はN+層(高不純
物濃度:低抵抗)である。この場合、N+層4の不純物
濃度はl Q ” cm−3程度になっている。このよ
うな厚みの薄いシリコンウェハ3を用い、パワートラン
ジスタの工程を経させやことにより、第2図に示すよう
なパワートランジスタ4が得られる。第2図において、
5はエミツタ層、6はベース層、7はコレクタ層である
。そしてエミツタ層5にはエミッタ電極5aが設けられ
、ベース層6にはベース電極6aが設けられている。ま
た、シリコンウェハ3の表面は酸化膜8で被覆されてお
り、裏面にはN一層9が形成されている。
この裏面のN″層9、この裏面に設けられるコレクタ電
極金属との接触電位差を低くシトランジスタのスイッチ
ング抵抗を低くするために設けられた不純物濃度の濃い
層であり、不純物濃度はlQ ” cm−3程度に設定
されている。なお、このN ”層9はエミツタ層5の形
成の際に同時に形成されるため、そのN ” 屓9の不
純物濃度とエミツタ層5の不純物濃度とは同じになる。
ところが、このようにしてパワートランジスタ4を製造
する際には、そのシリコンウェハ3の厚みが薄いため、
トランジスタの製造工程におけるハンドリングによりウ
ェハの破損が生じたり、熱によりウェハに反りが生じた
りして歩留りが悪くなるという問題が生していた。そこ
で、厚みの薄いシリコンウェハ3に代えて厚みの厚いシ
リコンウェハを用い、これをトランジスタの製造工程に
流して最後に研磨によりシリコンウェハ3の厚みを薄く
するという方法が考えられた。すなわち、第3図に示す
ように、N一層lとN″″″層2する厚みの厚いシリコ
ンウェハ3にエミツタ層5およびベース層6を形成し、
それぞれ電極5a、6aを形成1−るとともに、シリコ
ンウェハ3の裏面にN一層9を形成する。この場合、こ
のN一層9の形成はエミツタ層5の不純物拡散と同時に
行われており、その濃度は前記のように1020a11
″3になっている。つぎに、このシリコンウェハ3の裏
面側の部分を研磨により第4図に示すように削り落とし
、厚みを200〜250μと薄くする。ところがこのよ
うにして厚みを薄くする場合には、シリコンウェハ3の
裏面側に設けられた不純物濃度の高いJim(N”層)
9が切削除去されてしまいその内側の不純物濃度の低い
N3層(不純物濃度1018c「3)2が露呈するよう
になる。しかし、このN”N2は、不純物濃度が薄いた
め、シリコンウェハ3の裏面にコレクタ電極を形成する
際に電極金属との接触電位差が高くなるとともに、トラ
ンジスタのスイッチング抵抗が高くなるという問題が生
じる。また裏面に設ける電極金属の種類によっては、シ
リコンウェハ3の裏面側の部分に電極用金属を蒸着して
も、この蒸着された電極用金属とシリコンウェハ3の裏
面側の部分との間で第5図の破線曲線Aで示すようにオ
ーミックコンタクトが取れないこともある。なお、第5
図において、直線Bはオーミックコンタクトがとれてい
る状態を示している。
〔発明の目的〕
この発明は、半導体基板の裏面と電極用金属との接触電
気特性を悪化させることなく、製造工程中における半導
体基板の反り等の発生を防止して歩留りを向上すること
をその目的とするものである。
〔発明の開示〕
この発明は、エミッタ層、ベース層およびコレクタ層が
形成されている板厚の厚い半導体基板を準備する工程と
、この半導体基板の表面側にエミッタ電極およびベース
電極を形成する工程と、エミッタ電極およびベース電極
を形成したのち半導体基板の裏面を切削して半導体基板
の厚みを薄くする工程と、切削された基板の裏面側にイ
オン注入により高濃度不純物の層を形成する工程と、形
成された高濃度不純物の層を活性化する工程を備えたこ
とを特徴とするパワートランジスタの製法をその要旨と
するものである。
すなわち、この発明は、厚みの厚い半導体基板を用い、
これをトランジスタの製造工程に掛け、最終工程で半導
体基板の裏面に対して研磨等を施し厚みを薄くしたのち
、イオン注入により高濃度不純物層を形成し、ついでそ
の層を活性化するため、半導体基板の裏面側の部分に活
性化された高濃度不純物層が形成され、それによって半
導体基板の裏面と電極金属との接触電気特性の向上が実
現されるようになる。また1、厚みの厚い半導体基板を
用いることにより、製造工程中における半導体基板の反
り等の発生も防止され歩留りの向上も実現されるように
なる。
つぎに、この発明を実施例にもとづいて詳しく説明する
すなわち、第6図に示すようにN一層1とN″″″層2
つ厚みの厚いパワートランジスタ用シリコンウェハ3を
準備する。ついでこのシリコンウェハ3に対して前記従
来例と同様な処理を施し、第7図に示すように、エミツ
タ層5およびベース層6を形成する。このエミツタ層5
の形成の際に、同時にシリコン基板3の裏面に高濃度に
不純物を拡散してN++層(10”c13) 9を形成
する。
つぎにエミツタ層5およびベース層6にそれぞれエミッ
タ電極5aおよびベース電極6aを形成する。8は酸化
膜である。つぎに、上記のようにして処理されたシリコ
ンウェハ3の裏面側を研磨により切削し、シリコンウェ
ハ3の厚みを第8図に示すように薄くする。このように
してシリコンウェハ3の厚みを薄くすると、シリコンウ
ェハ3の裏面側には不純物濃度の小さいNI層(101
8cm−3)2が露呈するようになるため、このシリコ
ンウェハ3の裏面側のN0層2に対してイオン注入器を
用い第9図に示すように不純物を高濃度にドープし高濃
度不純物層lOを形成する。この場合、高濃度不純物層
10の不純物濃度ば10 ” cm−3程度に設定され
ている。ただし、このようにシリコンウェハ3の裏面側
に高濃度の不純物層10を形成しただけでは不純物イオ
ンが不活性であるため、レーザーアニールにより低温ア
ニールを施して不純物イオンを活性化する。その結果、
第10図に示すようにシリコンウェハ3の裏面側の高濃
度不純物層IOが活性化され、コレクタ電極を設ける際
に電極金属との接触電気特性の向上が実現するようにな
る。また電極用金属の種類によらずオーミックコンタク
トが第5図の直線Bで示すようにとれるようになる。
〔発明の効果〕
以上のようにこの発明は、板厚の厚い半導体基板を用い
、これをトランジスタ製造工程にかけてエミッタ層、ベ
ース層、コレクタ層を形成し、半導体基板の表面側にエ
ミッタ電極およびベース電極を形成したのち半導体基板
の裏面を切削して基板の厚みを薄くするため、半導体基
板がトランジスタの製造工程中におけるハンドリングに
より破損したりすることがなく、また熱によって反ると
いうような問題も生じず歩留りが向上する。そして、こ
のようにして裏面を切削したのちその切削された基板の
裏面側にイオン注入により高濃度不純物層を形成し活性
化するため、半導体基板の裏面側に電極金属を設ける際
、電極金属と半導体基板との接触電気特性が良好に保た
れるようになる。
【図面の簡単な説明】
第1図ないし第2図はパワートランジスタの製造説明図
、第3図および第4図はその改良例の説明図、第5図は
オーミックコンタクトの説明のための電圧電流特性図、
第6図ないし第10図はこの発明の一実施例の製造説明
図である。 3・・・シリコンウェハ 5・・・エミツタ層 5a・
・・エミッタ電極 6・・・ベース層 6a・・・ベー
ス電極7・・・コレクタ層 10・・・高濃度不純物層
代理人 弁理士 松 本 武 彦

Claims (1)

    【特許請求の範囲】
  1. (1) エミッタ層、ベース層およびコレクタ層が形成
    されている板厚の厚い半導体基板を準備する工程と、こ
    の半導体基板の表面側にエミッタ電極およびベース電極
    を形成する工程と、エミッタ電極およびベース電極を形
    成したのち半導体基板の裏面を切削して半導体基板の厚
    みを薄くする工程と、切削された基板の裏面側にイオン
    注入により高濃度不純物の層を形成する工程と、形成さ
    れた高濃度不純物の層を活性化する工程を備えたことを
    特徴とするパワートランジスタの製法。
JP58193169A 1983-10-14 1983-10-14 パワ−トランジスタの製法 Pending JPS6084876A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58193169A JPS6084876A (ja) 1983-10-14 1983-10-14 パワ−トランジスタの製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58193169A JPS6084876A (ja) 1983-10-14 1983-10-14 パワ−トランジスタの製法

Publications (1)

Publication Number Publication Date
JPS6084876A true JPS6084876A (ja) 1985-05-14

Family

ID=16303437

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58193169A Pending JPS6084876A (ja) 1983-10-14 1983-10-14 パワ−トランジスタの製法

Country Status (1)

Country Link
JP (1) JPS6084876A (ja)

Similar Documents

Publication Publication Date Title
JPS63147368A (ja) 両面ゲ−ト静電誘導サイリスタ及びその製造方法
JPH05347413A (ja) 半導体装置の製造方法
JPS598375A (ja) 縦型構造電界効果トランジスタ
JPH0553299B2 (ja)
JPS6084876A (ja) パワ−トランジスタの製法
JPH0558257B2 (ja)
JPH0464249A (ja) Soi基板の製造方法
JPH10150004A (ja) 半導体装置及びその製造方法
JPS61285766A (ja) 半導体装置の製造方法
JPH098062A (ja) 半導体装置の製造方法
JP2001144273A (ja) 半導体装置の製造方法
JPS5961191A (ja) 半導体装置の製造方法
JPS58212175A (ja) 半導体装置の製造方法
JPH0444432B2 (ja)
JPH0669093B2 (ja) 半導体素子の製造方法
JP2857206B2 (ja) 縦型サイリスタの製造方法
JP3035941B2 (ja) ▲iii▼―▲v▼族化合物半導体装置の製造方法
JPS62221122A (ja) 半導体装置の製造方法
JPS63236366A (ja) 縦形電界効果トランジスタ
JPH0387072A (ja) 半導体装置
JPS6129538B2 (ja)
JPS6077467A (ja) 電界効果トランジスタの製造方法
JPS5866367A (ja) 半導体整流装置及びその製造方法
JPH04354328A (ja) 半導体装置の製造方法
JPH04239153A (ja) 半導体装置の製造方法