JPS6085545A - 半導体素子への突起電極形成方法 - Google Patents
半導体素子への突起電極形成方法Info
- Publication number
- JPS6085545A JPS6085545A JP58194626A JP19462683A JPS6085545A JP S6085545 A JPS6085545 A JP S6085545A JP 58194626 A JP58194626 A JP 58194626A JP 19462683 A JP19462683 A JP 19462683A JP S6085545 A JPS6085545 A JP S6085545A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- semiconductor element
- protrusion
- electrode
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体素子上電極へ金属突起物を形成する半導
体素子への突起電極形成方法に関するものである。
体素子への突起電極形成方法に関するものである。
従来例の構成とその問題点
従来の半導体素子上電極への金属突起電極形成方法を第
１図に従って説明する。
１図に従って説明する。
一般にＳ ｉ０２膜１上にｈ（ｌ 配線２かあり、その
上に保護膜３がある。寸ずＡｅ パレット部４より大き
めにＡ（？ との密着力を増すためにＣｒ＋Ｔｉなどが
数千人蒸着される。さらに突起物材であるＡｕ の拡散
防止のだめに、Ｃｕ、Ｐｄが数千へ蒸着される。
上に保護膜３がある。寸ずＡｅ パレット部４より大き
めにＡ（？ との密着力を増すためにＣｒ＋Ｔｉなどが
数千人蒸着される。さらに突起物材であるＡｕ の拡散
防止のだめに、Ｃｕ、Ｐｄが数千へ蒸着される。
これらをバリヤメタル層５という。その後、数十μ７ｎ
Ａｕや半田かメッキされ、金属突起物６が形成される。
Ａｕや半田かメッキされ、金属突起物６が形成される。
従来の金属突起物形成方法では、完成した半導体素子ウ
ェハーに、蒸着、ホトリソ、メッキなどの処理が新たに
加わる。このため、金属突起物６の形成時に良品の半導
体素子を不良にし、歩留の低下を招く恐れがある０また
、この金属突起物形成方法が１ウエハーを単位とした処
理工程であるため、ウェハー内の半導体素子の良、不良
にかかわらずその電極上に金属突起物６を形成してしま
い、歩留の低いウェノ・−では非常に効率の悪い処理工
程となってしまう０ 発明の目的 本発明は半導体素子への突起電極形成方法において、形
成時に良品半導体素子を不良にする恐れの少ないまた、
不良半導体素子には、突起電極を形成することがなく、
良品半導体素子のみの電極上に突起電極を形成する方法
を提供するものであるＯ 発明の構成 この目的を達成するために本発明は、基板上に半導体素
子のポンディングパッドに対応した位置に形成された突
起電極を一群のリード先端へ仮転写する工程と、前記一
群のリード先端の突起電極と半導体素子のポンディング
パッドを一致させて加熱・加圧し、前記突起電極を半導
体素子へ転写接合させ、前記リード群を突起電極から離
脱する工程とからなることを特徴とするものである０実
施例の説明 本発明の一実施例を第２図〜第８図に従って説明する。
ェハーに、蒸着、ホトリソ、メッキなどの処理が新たに
加わる。このため、金属突起物６の形成時に良品の半導
体素子を不良にし、歩留の低下を招く恐れがある０また
、この金属突起物形成方法が１ウエハーを単位とした処
理工程であるため、ウェハー内の半導体素子の良、不良
にかかわらずその電極上に金属突起物６を形成してしま
い、歩留の低いウェノ・−では非常に効率の悪い処理工
程となってしまう０ 発明の目的 本発明は半導体素子への突起電極形成方法において、形
成時に良品半導体素子を不良にする恐れの少ないまた、
不良半導体素子には、突起電極を形成することがなく、
良品半導体素子のみの電極上に突起電極を形成する方法
を提供するものであるＯ 発明の構成 この目的を達成するために本発明は、基板上に半導体素
子のポンディングパッドに対応した位置に形成された突
起電極を一群のリード先端へ仮転写する工程と、前記一
群のリード先端の突起電極と半導体素子のポンディング
パッドを一致させて加熱・加圧し、前記突起電極を半導
体素子へ転写接合させ、前記リード群を突起電極から離
脱する工程とからなることを特徴とするものである０実
施例の説明 本発明の一実施例を第２図〜第８図に従って説明する。
第１図と同一部分には同一番号を付している。まず、金
属突起物のみを形成するだめの基板の作成方法と、金属
突起物の形成方法を述べる。
属突起物のみを形成するだめの基板の作成方法と、金属
突起物の形成方法を述べる。
第２図、第３図でガラス板子上に、メッキ用の電極とし
て金属膜８を蒸着あるいは印刷によって形成する。さら
に、この上にメッキ時のヅスク用にガラス膜９を焼成形
成し半導体素子の電極に対応した位置にメッキ成長用窓
１０をガラス膜９をエツチングして形成する。この基板
にＡｕ メッキをほどこして窓１ｏ上にＡｕ 突起物１
１を形成する。
て金属膜８を蒸着あるいは印刷によって形成する。さら
に、この上にメッキ時のヅスク用にガラス膜９を焼成形
成し半導体素子の電極に対応した位置にメッキ成長用窓
１０をガラス膜９をエツチングして形成する。この基板
にＡｕ メッキをほどこして窓１ｏ上にＡｕ 突起物１
１を形成する。
ガラス板７のかわりにセラミックス、Ｓｉ などを用い
ても同様に金属突起物１１を形成することができる。
ても同様に金属突起物１１を形成することができる。
次に第４図に示すように金属細線１２と前記金属突起１
１とを接合する。金属細線１２は基板上に形成された金
属突起物１１と同ピツチで線幅５０μ〃ｚ程度で、その
表面をＳｎ メッキしたものを使用する。
１とを接合する。金属細線１２は基板上に形成された金
属突起物１１と同ピツチで線幅５０μ〃ｚ程度で、その
表面をＳｎ メッキしたものを使用する。
第に第５図、第６図に示すように金属細線１２群と基板
上の金属突起物１１群とを位置合せ後、加熱ツール１３
で加熱加圧することにより、金属細線１２群に金属突起
物１１群を同時に一括して転写接合する。
上の金属突起物１１群とを位置合せ後、加熱ツール１３
で加熱加圧することにより、金属細線１２群に金属突起
物１１群を同時に一括して転写接合する。
次に、第７図に示すように下部に金属突起物１１を転写
した金属細線１２群と半導体素子１４上で金属電極１５
群とを接合する。金属突起物１１群は半導体素子１４上
の金属電極１５群に対応した位置で基板上に形成してい
るため金属細線１２群に転写後もやはり金属電極１５群
に対応した位置を保っている。この金属細線１２群上の
金属突起物１１と半導体素子１４上の金属電極１５群と
を位置合せ後に、加熱ツール１３によシ加熱加圧して、
金属細線１２群、金属突起物１１．半導体素子１４上の
金属電極１６群の３者を同時に一括して接合する。３者
の接合後も加熱ツールによシ加圧を続け、さらに加熱ツ
ール１３に超音波振動１６を付加する。超音波振動１６
は３者の接合部へ伝達される。
した金属細線１２群と半導体素子１４上で金属電極１５
群とを接合する。金属突起物１１群は半導体素子１４上
の金属電極１５群に対応した位置で基板上に形成してい
るため金属細線１２群に転写後もやはり金属電極１５群
に対応した位置を保っている。この金属細線１２群上の
金属突起物１１と半導体素子１４上の金属電極１５群と
を位置合せ後に、加熱ツール１３によシ加熱加圧して、
金属細線１２群、金属突起物１１．半導体素子１４上の
金属電極１６群の３者を同時に一括して接合する。３者
の接合後も加熱ツールによシ加圧を続け、さらに加熱ツ
ール１３に超音波振動１６を付加する。超音波振動１６
は３者の接合部へ伝達される。
そして、第８図に示すように金属突起物１１と金属細線
１２との接合はＡｕ／Ｓｎ合金により行われているが、
Ａｕ％ｎ合金は比較的もろいので、超音波振動１６によ
り破壊されて金属突起物１１と金属細線１２は剥離する
。その結果、半導体素子１４上の金属電極１５上に金属
突起物１１のみが残る。
１２との接合はＡｕ／Ｓｎ合金により行われているが、
Ａｕ％ｎ合金は比較的もろいので、超音波振動１６によ
り破壊されて金属突起物１１と金属細線１２は剥離する
。その結果、半導体素子１４上の金属電極１５上に金属
突起物１１のみが残る。
金属突起物形成基板から、金属突起物１１を半導体素子
１４上の金属電極１６へ転写するだめの媒体となる金属
細線１２は表面のＳｎ メッキが無くなるまで何度も使
用することができるｏｉた、金属突起物形成基板も、使
用後再びメッキすることにより金属突起物を形成するこ
とができる０発明の効果 本発明による半導体素子上の電極への金属突起物形成方
法では、半導体素子へ蒸着、ホトリソ。
１４上の金属電極１６へ転写するだめの媒体となる金属
細線１２は表面のＳｎ メッキが無くなるまで何度も使
用することができるｏｉた、金属突起物形成基板も、使
用後再びメッキすることにより金属突起物を形成するこ
とができる０発明の効果 本発明による半導体素子上の電極への金属突起物形成方
法では、半導体素子へ蒸着、ホトリソ。
メッキなどの処理が不要で、歩留の低下が防げる。
また、良品半導体素子だけを選んで金属突起物を形成す
ることができるため、不良半導体素子へ金属突起物を形
成するという無駄がなくなり、歩留の低い半導体素子ウ
ェハーにも効率良く金属突起物形成ができるなどの利点
をもち、工業的価値の大なるものである。
ることができるため、不良半導体素子へ金属突起物を形
成するという無駄がなくなり、歩留の低い半導体素子ウ
ェハーにも効率良く金属突起物形成ができるなどの利点
をもち、工業的価値の大なるものである。
第１図は従来法による金属突起物の断面図、第２図は本
発明によるガラス基板上へ形成した金属突起物の断面図
、第３図は本発明によるガラス基或した金属突起物と加
熱ツールの位置関係を示す側面図、第０図は金属細線と
金属突起物とを接合した側面図、第７図は金属細線へ転
写形成した金属突起物と半導体素子上の電極とを接合し
て、超音波振動を加えた時の側面図、第８図は金属細線
と金属突起物とが剥離し、半導体素子上の電極へ金属突
起物を形成した側面図である。 １・・・・・・ＳｉＯ２膜、２・・・・・・ｈｅ電極、
３・・・・・・保護膜、４・・・・・・ｈ（ｌ パッド
、６・・・・・・）くリアメタル層、６・・・・・・金
属突起物、７・・・・・・ガラス板、８・・・・・・金
属膜、９・・・・・・ガラス膜、１０・・・・・・７ノ
キ成長用窓、１１・・・・・・Ａｕ突起物、１２・・・
・・・金属細線、１３・・・・・加熱ツール、１−４・
・・・・・半導体素子、１５・・・・・・金属電極、１
６・・・・・・超音波振動。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名＠３
図 第４図 Ｉ２ 第５図 第６図 ７ 第７図
発明によるガラス基板上へ形成した金属突起物の断面図
、第３図は本発明によるガラス基或した金属突起物と加
熱ツールの位置関係を示す側面図、第０図は金属細線と
金属突起物とを接合した側面図、第７図は金属細線へ転
写形成した金属突起物と半導体素子上の電極とを接合し
て、超音波振動を加えた時の側面図、第８図は金属細線
と金属突起物とが剥離し、半導体素子上の電極へ金属突
起物を形成した側面図である。 １・・・・・・ＳｉＯ２膜、２・・・・・・ｈｅ電極、
３・・・・・・保護膜、４・・・・・・ｈ（ｌ パッド
、６・・・・・・）くリアメタル層、６・・・・・・金
属突起物、７・・・・・・ガラス板、８・・・・・・金
属膜、９・・・・・・ガラス膜、１０・・・・・・７ノ
キ成長用窓、１１・・・・・・Ａｕ突起物、１２・・・
・・・金属細線、１３・・・・・加熱ツール、１−４・
・・・・・半導体素子、１５・・・・・・金属電極、１
６・・・・・・超音波振動。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名＠３
図 第４図 Ｉ２ 第５図 第６図 ７ 第７図
Claims (1)
- （１）基板上に半導体素子のポンディングパッドに対応
した位置に形成された突起電極を一群のリード先端へ仮
転写する工程と、前記一群のＩＪ ＋ド先端の突起電極
と半導体素子のポンディングパッドを一致させて加熱・
加圧し、前記突起電極を半導体素子へ転写、接合させ、
前記リード群を突起電極から離脱する工程とからなるこ
とを特徴とする半導体素子への突起電極形成方法。 ＥＩ ＩＪ−ドが錫メッキされたリード、突起電極が金
、ポンディングパッドがアルミを主成分とする金属であ
り、リード先端に仮転写された突起電極を加熱および超
音波を印加してポンディングパッドへ接合させ、しかる
後、接合部を加熱して前記リードを突起電極から引き離
すことを特徴とする特許請求の範囲第１項記載の半導体
素子への突起電極形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58194626A JPS6085545A (ja) | 1983-10-18 | 1983-10-18 | 半導体素子への突起電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58194626A JPS6085545A (ja) | 1983-10-18 | 1983-10-18 | 半導体素子への突起電極形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6085545A true JPS6085545A (ja) | 1985-05-15 |
Family
ID=16327640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58194626A Pending JPS6085545A (ja) | 1983-10-18 | 1983-10-18 | 半導体素子への突起電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6085545A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0859686A4 (en) * | 1995-05-26 | 1998-11-11 | Formfactor Inc | MANUFACTURE OF INTERCONNECTION ELEMENTS AND END CAPS FOR SACRIFICIAL SUBSTRATES |
-
1983
- 1983-10-18 JP JP58194626A patent/JPS6085545A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0859686A4 (en) * | 1995-05-26 | 1998-11-11 | Formfactor Inc | MANUFACTURE OF INTERCONNECTION ELEMENTS AND END CAPS FOR SACRIFICIAL SUBSTRATES |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940001149B1 (ko) | 반도체 장치의 칩 본딩 방법 | |
| EP0532297B1 (en) | Process for flip-chip connection of a semiconductor chip | |
| EP0253691A2 (en) | Silicon die bonding process | |
| JP2003508898A (ja) | マイクロビームアセンブリおよび集積回路と基板との内部連結方法 | |
| JPH06151701A (ja) | 半導体装置の製造方法 | |
| JPS6085545A (ja) | 半導体素子への突起電極形成方法 | |
| JP3267422B2 (ja) | バンプ転写体および半導体集積回路装置の製造方法 | |
| JPS63288031A (ja) | フリップチップボンディング方法 | |
| JP2001085457A (ja) | 半導体ウエハ、半導体装置及びその製造方法 | |
| JPH02209742A (ja) | テープ自動化ボンディングプロセス用の金／錫共晶ボンディング | |
| JP2626033B2 (ja) | 半導体装置の製造方法 | |
| JP2813409B2 (ja) | 半導体チップの接続方法 | |
| JPS59148352A (ja) | 半導体装置の電極形成方法 | |
| JPS607139A (ja) | ボンデイング方法 | |
| JPH07221102A (ja) | 半導体装置の突起電極構造およびその突起電極形成方法 | |
| JPH0198253A (ja) | 立体型半導体装置の製造方法 | |
| JPH0366130A (ja) | バンプ形成方法 | |
| JPS59139635A (ja) | ボンデイング方法 | |
| JPH07221101A (ja) | 半導体ウエハ上への突起電極形成方法 | |
| JPH02143530A (ja) | 半導体装置の製造方法 | |
| JPH10303254A (ja) | 半導体素子搭載用テープキャリア、およびそのテープキャリアを使用した半導体装置 | |
| JPH02164039A (ja) | 半導体装置の製造方法 | |
| JPS5824014B2 (ja) | 実装体の製造方法 | |
| JPS62104143A (ja) | はんだバンプの形成方法 | |
| JPH0129061B2 (ja) |