JPS6110255A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6110255A JPS6110255A JP9360485A JP9360485A JPS6110255A JP S6110255 A JPS6110255 A JP S6110255A JP 9360485 A JP9360485 A JP 9360485A JP 9360485 A JP9360485 A JP 9360485A JP S6110255 A JPS6110255 A JP S6110255A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulation film
- electrode
- insulating film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は半導体装置における電極上の層間絶縁膜とチャ
ネル領域上のゲート絶縁膜との形成法に関し、さらに詳
しくはそれぞれ膜厚の異なる絶縁膜を同時に形成しよう
とするものである。特に本発明の適用により半導体装置
の高耐圧化ならびに配線間容量の低減化を実現するもの
である。
ネル領域上のゲート絶縁膜との形成法に関し、さらに詳
しくはそれぞれ膜厚の異なる絶縁膜を同時に形成しよう
とするものである。特に本発明の適用により半導体装置
の高耐圧化ならびに配線間容量の低減化を実現するもの
である。
第１図に本発明の実施例を示す。説明の便宜上、基板に
シリコンを用いる。第１図（ａ）に示すように第１導電
型のシリコン基板１の表面全体に熱酸化ＳｉＯ２膜で代
表されるフィールド絶縁膜２を形成する。しかる後にト
ランジスタを形成する部分の素子領域３の部分のフィー
ルド絶縁膜をよく知られた写真蝕刻法のエツチングによ
って除去する。この時最初のフォトマスクを必要とする
。さらに素子領域を覆う５ｉ０２で代表されるゲート絶
縁膜２−１を形成し、さらに全体を覆う多結晶シリコン
で代表されるゲート電極４を被着し、既知の写真蝕刻法
によって後にゲートとする電極部４を残して他を除去す
る。ここで第２のフォトマスクを用いる。このときゲー
ト部だけではなくフィールド酸化膜２上にも残存せしめ
てこれを他の電極として用いることもできる。
シリコンを用いる。第１図（ａ）に示すように第１導電
型のシリコン基板１の表面全体に熱酸化ＳｉＯ２膜で代
表されるフィールド絶縁膜２を形成する。しかる後にト
ランジスタを形成する部分の素子領域３の部分のフィー
ルド絶縁膜をよく知られた写真蝕刻法のエツチングによ
って除去する。この時最初のフォトマスクを必要とする
。さらに素子領域を覆う５ｉ０２で代表されるゲート絶
縁膜２−１を形成し、さらに全体を覆う多結晶シリコン
で代表されるゲート電極４を被着し、既知の写真蝕刻法
によって後にゲートとする電極部４を残して他を除去す
る。ここで第２のフォトマスクを用いる。このときゲー
ト部だけではなくフィールド酸化膜２上にも残存せしめ
てこれを他の電極として用いることもできる。
その後ゲート４をマスクとしてゲート絶縁膜２−１をエ
ツチングによって除去し、しかる後に水蒸気を含んだｏ
２中で酸化する（ｂ）に示すようにシリコン基板１上に
はＳ ｉ Ｏ２の絶縁膜２−２が、多結晶シリコン４上
にはＳｉｎ、、のゲート保護膜６が形成される。あらか
じめゲート電極には高濃度のりんやボロン等を添加して
おくと、ゲート保護膜６が絶縁膜２−２より厚く形成さ
れる。
ツチングによって除去し、しかる後に水蒸気を含んだｏ
２中で酸化する（ｂ）に示すようにシリコン基板１上に
はＳ ｉ Ｏ２の絶縁膜２−２が、多結晶シリコン４上
にはＳｉｎ、、のゲート保護膜６が形成される。あらか
じめゲート電極には高濃度のりんやボロン等を添加して
おくと、ゲート保護膜６が絶縁膜２−２より厚く形成さ
れる。
不純物濃度としては１０”／ｃｍ３以上、より好ましく
は１０”／ｆｆ１以上である。たとえば、７００℃で７
時間上記の酸化を行なうと、ゲート多結晶Ｓｉ上には１
ｓｏｏ人の５ｉ０２膜７が、基板上には５００人のＳｉ
Ｏ２膜を成長することができる。
は１０”／ｆｆ１以上である。たとえば、７００℃で７
時間上記の酸化を行なうと、ゲート多結晶Ｓｉ上には１
ｓｏｏ人の５ｉ０２膜７が、基板上には５００人のＳｉ
Ｏ２膜を成長することができる。
しかる後に、５ｉ−３ｉＯａ界面を良好なものとするた
め乾燥酸素中１． ＯＯ０℃で１ｏ分熱処理し、基板に
の５ｉ０２膜厚を６００人とする。
め乾燥酸素中１． ＯＯ０℃で１ｏ分熱処理し、基板に
の５ｉ０２膜厚を６００人とする。
本方法を適用することにより電極上の層とチャネル領域
上のゲート絶縁膜の形成が同時に行なえるため第１層と
第２層の多結晶Ｓｉ間の容量が小さくかつｉ４圧の高い
構造を得ることができる。たとえば実験により耐圧４０
Ｖ以上が得られている。
上のゲート絶縁膜の形成が同時に行なえるため第１層と
第２層の多結晶Ｓｉ間の容量が小さくかつｉ４圧の高い
構造を得ることができる。たとえば実験により耐圧４０
Ｖ以上が得られている。
しかる後に（ｃ）に示すように、第２の多結晶８１８を
被着し、写真蝕刻法によって一部を残し他は除去する。
被着し、写真蝕刻法によって一部を残し他は除去する。
このとき第３のフォトマスクを必要とする。このとき電
極８に多結晶シリコンを用いると、多結晶シリコンに添
加した不純物によっであるいは多結晶シリコン上から不
純物を添加することによって第２導電型の領域９を形成
することができる。また電極８を被着する前に既知の熱
拡散法やイオン打込み法によってあらかじめ領域９を形
成しておくこともできる。本発明ではどちらでも可能で
ある。
極８に多結晶シリコンを用いると、多結晶シリコンに添
加した不純物によっであるいは多結晶シリコン上から不
純物を添加することによって第２導電型の領域９を形成
することができる。また電極８を被着する前に既知の熱
拡散法やイオン打込み法によってあらかじめ領域９を形
成しておくこともできる。本発明ではどちらでも可能で
ある。
さらにその後に（ｄ）に示すように、コンタクト穴１１
を形成して、最後に金属配線１０を形成する。ここで第
４．第５のフォトマスクを要する。
を形成して、最後に金属配線１０を形成する。ここで第
４．第５のフォトマスクを要する。
なお、第１図で示されている構造は、多結晶Ｓｉ４の直
下のＳｉ表面の反転層を蓄積電極、多結晶Ｓｉ８の直下
のＳｉ表面を転送電極、９をデータ線ｌＯをワード線と
するメモリ・セルを形成しているが、本発明の骨子は、
他の素子、たとえば、ソースおよびドレインの２つの拡
散層をもち、その間に第１図４，８で示された２種類以
上の多結晶Ｓｉによるゲート電極が介在することを特徴
とするＭＯＳ）−ランジスタ、あるいは電荷転送装置（
ＣＴＤ）などに用いることができる。
下のＳｉ表面の反転層を蓄積電極、多結晶Ｓｉ８の直下
のＳｉ表面を転送電極、９をデータ線ｌＯをワード線と
するメモリ・セルを形成しているが、本発明の骨子は、
他の素子、たとえば、ソースおよびドレインの２つの拡
散層をもち、その間に第１図４，８で示された２種類以
上の多結晶Ｓｉによるゲート電極が介在することを特徴
とするＭＯＳ）−ランジスタ、あるいは電荷転送装置（
ＣＴＤ）などに用いることができる。
第２図は横軸に酸化温度をとり、たて軸に高濃度にリン
がドープされたシリコンの表面に形成される湿式酸化膜
をとった図である。パラメータとして基板シリコン表面
１０Ω・ａｍ 、 Ｐ型（１００面）上に形成する酸化
膜をとり、それぞれ５００人、１０００人および１５０
０人について示しである。
がドープされたシリコンの表面に形成される湿式酸化膜
をとった図である。パラメータとして基板シリコン表面
１０Ω・ａｍ 、 Ｐ型（１００面）上に形成する酸化
膜をとり、それぞれ５００人、１０００人および１５０
０人について示しである。
第２図から明らかなように、不純物濃度によって酸化速
度が異なる選択酸化は酸化温度が９００’Ｃ以下の場合
について著しい。またこのような特性が得られる不純物
濃度としてｌＸｌ０”０１−３以−Ｌが望ましい。
度が異なる選択酸化は酸化温度が９００’Ｃ以下の場合
について著しい。またこのような特性が得られる不純物
濃度としてｌＸｌ０”０１−３以−Ｌが望ましい。
このように膜厚が異なりそれぞれ別の役割をもつ絶縁膜
を同時に形成することは、従来おこなわれてこなかった
。そのためにこのような選択酸化法を用いることは半導
体装置を実現するプロセス工程においてその工程数が減
少し従来の製造方法にくらべて経済的効果は極めて大き
い。また従来ゲート絶縁膜として湿式酸化膜を用いるこ
ともその酸化膜の性質が半導体装置の特性上好ましくな
いことからおこなわれてこなかった。しかしながら今回
湿式熱酸化膜もその後の熱処理工程を経ることにより、
従来の乾式熱酸化膜とほとんどわからない性質のゲート
絶縁膜を実現し得ることが分った。
を同時に形成することは、従来おこなわれてこなかった
。そのためにこのような選択酸化法を用いることは半導
体装置を実現するプロセス工程においてその工程数が減
少し従来の製造方法にくらべて経済的効果は極めて大き
い。また従来ゲート絶縁膜として湿式酸化膜を用いるこ
ともその酸化膜の性質が半導体装置の特性上好ましくな
いことからおこなわれてこなかった。しかしながら今回
湿式熱酸化膜もその後の熱処理工程を経ることにより、
従来の乾式熱酸化膜とほとんどわからない性質のゲート
絶縁膜を実現し得ることが分った。
第１図は本発明の実施例を示す図である。第２図は本発
明に用いた選択酸化法の条件を示す図である。 代理人 弁理士 小 川 勝 Ｃ 算１ 口 （２Ｌ） 第 ２ 口 酒改イと蓑ら月１（°ｃり
明に用いた選択酸化法の条件を示す図である。 代理人 弁理士 小 川 勝 Ｃ 算１ 口 （２Ｌ） 第 ２ 口 酒改イと蓑ら月１（°ｃり
Claims (1)
- １、一主表面をもつシリコン半導体基板の該主表面上に
第１の絶縁膜を形成し、該第１の絶縁膜上に前記シリコ
ン半導体基板の不純物濃度より高く、１０＾１＾８／ｃ
ｍ＾３以上の不純物濃度をもつ第１のシリコン膜を、所
定の一部をおおうように被着し、前記第１の絶縁膜の一
部をエッチングして前記基板主表面の一部を露出し、該
露出部と前記第１のシリコン膜上に、該第１のシリコン
膜上での膜厚が該露出部での膜厚よりも厚くなるように
第２の絶縁膜を形成し、さらに該第２の絶縁膜上に電極
膜を被着し、前記基板上に二層の電極を有する構造を得
る半導体装置の製造方法であって、上記第２の絶縁膜は
、湿式酸化によって形成された第１の酸化膜と乾式酸化
によって形成された第２の酸化膜を有してなることを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9360485A JPS6110255A (ja) | 1985-05-02 | 1985-05-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9360485A JPS6110255A (ja) | 1985-05-02 | 1985-05-02 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11471976A Division JPS5340291A (en) | 1976-09-27 | 1976-09-27 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6110255A true JPS6110255A (ja) | 1986-01-17 |
| JPS6216013B2 JPS6216013B2 (ja) | 1987-04-10 |
Family
ID=14086929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9360485A Granted JPS6110255A (ja) | 1985-05-02 | 1985-05-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6110255A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4932635A (ja) * | 1972-07-21 | 1974-03-25 | ||
| JPS5019363A (ja) * | 1973-06-21 | 1975-02-28 |
-
1985
- 1985-05-02 JP JP9360485A patent/JPS6110255A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4932635A (ja) * | 1972-07-21 | 1974-03-25 | ||
| JPS5019363A (ja) * | 1973-06-21 | 1975-02-28 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6216013B2 (ja) | 1987-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0736437B2 (ja) | 半導体メモリの製造方法 | |
| JPH0326547B2 (ja) | ||
| JPH0638496B2 (ja) | 半導体装置 | |
| JPS62174968A (ja) | 半導体装置 | |
| JPS6055988B2 (ja) | 半導体装置の製法 | |
| JPS6155258B2 (ja) | ||
| JPS5856263B2 (ja) | 半導体装置の製造方法 | |
| JPH0347588B2 (ja) | ||
| JPS6228591B2 (ja) | ||
| JPS6110255A (ja) | 半導体装置の製造方法 | |
| JPH0855852A (ja) | 半導体装置及びその製造方法 | |
| JPS61107768A (ja) | 半導体記憶装置 | |
| JP2829012B2 (ja) | 半導体不揮発性記憶装置とその製造方法 | |
| JP2001036078A (ja) | Ｍｏｓ型トランジスタ及びその製造方法 | |
| JPS623587B2 (ja) | ||
| JPS6118340B2 (ja) | ||
| JPH0329186B2 (ja) | ||
| JPS5892268A (ja) | 半導体装置の製造方法 | |
| JPH0142147B2 (ja) | ||
| JPH04286152A (ja) | 半導体メモリの製造方法 | |
| JPS6240765A (ja) | 読み出し専用半導体記憶装置およびその製造方法 | |
| JPH07161947A (ja) | Ｓｏｉ基板を用いた半導体装置及びその製造方法 | |
| JPS63117470A (ja) | モス型半導体装置およびその製造方法 | |
| JPS6110271A (ja) | 半導体装置 | |
| JPS61123181A (ja) | 半導体装置の製造方法 |