JPS611035A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS611035A JPS611035A JP59124080A JP12408084A JPS611035A JP S611035 A JPS611035 A JP S611035A JP 59124080 A JP59124080 A JP 59124080A JP 12408084 A JP12408084 A JP 12408084A JP S611035 A JPS611035 A JP S611035A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- insulating film
- individual semiconductor
- layer
- defect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はその工程の途中において絶縁膜の欠陥検出の
ための所定の電界を印加する工程を設け。
ための所定の電界を印加する工程を設け。
上記欠陥検出を効率よく行うようにした半導体装置の製
造方法に関するものである。
造方法に関するものである。
従来の半導体装置の製造方法では、半導体装置の絶縁膜
の欠陥を有するものを検出するのに、製造工程を完了し
た個々の半導体装置に対して試験を実施していた。そし
て、そのためには個々の半導体装置毎に所要の電圧を印
加することが必要であシ、大変時間と手数とを要するば
かシでなく、他の構成部品の関連から十分な電圧が加え
られない例が多く、さらにすべての絶縁膜に電圧を印加
することが困難な場合があるなどの欠点があった。
の欠陥を有するものを検出するのに、製造工程を完了し
た個々の半導体装置に対して試験を実施していた。そし
て、そのためには個々の半導体装置毎に所要の電圧を印
加することが必要であシ、大変時間と手数とを要するば
かシでなく、他の構成部品の関連から十分な電圧が加え
られない例が多く、さらにすべての絶縁膜に電圧を印加
することが困難な場合があるなどの欠点があった。
この発明は以上のような従来の方法の欠点に鑑みてなさ
れたもので、ウェーハ状態で絶縁膜を形成し、その上に
電極層を形成し、この電極層に個々の半導体装置毎のパ
ターニングを施す前に、全体に一括して電圧を印加し、
欠陥を有する部位は破壊させた後に１個々の半導体装置
に完成させてから選別のみを行うことによって、絶縁膜
欠陥検出効率のよい半導体装置の製造方法を提供するも
のである。
れたもので、ウェーハ状態で絶縁膜を形成し、その上に
電極層を形成し、この電極層に個々の半導体装置毎のパ
ターニングを施す前に、全体に一括して電圧を印加し、
欠陥を有する部位は破壊させた後に１個々の半導体装置
に完成させてから選別のみを行うことによって、絶縁膜
欠陥検出効率のよい半導体装置の製造方法を提供するも
のである。
第１図はこの発明の一実施例の製造工程の要部を示すフ
ロー図、第２図はその具体的な構成を示す側面図で１両
図を用いて説明する。第１図の段階（１）で半導体基板
αηの上に絶縁膜（２）を形成し、つづいて段階（２）
でその上に電極層としての多結晶シリコン（Ｓｌ）層（
至）を形成する。本来は次にこの多結晶Ｓｉ層（至）に
エツチングを施してパターニングして個々の半導体装置
パターンを形成するのであるが。
ロー図、第２図はその具体的な構成を示す側面図で１両
図を用いて説明する。第１図の段階（１）で半導体基板
αηの上に絶縁膜（２）を形成し、つづいて段階（２）
でその上に電極層としての多結晶シリコン（Ｓｌ）層（
至）を形成する。本来は次にこの多結晶Ｓｉ層（至）に
エツチングを施してパターニングして個々の半導体装置
パターンを形成するのであるが。
この実施例では１段階（３）で絶縁膜（２）の試験を行
う。
う。
すなわち、この段階では多結晶Ｓｉ層（至）はウェーハ
全域にわたって共通であるので、外部端子０→、 ＱＧ
を用いて電源αＱによって電圧を印加すると、絶縁膜＠
全域に均等にストレスを印加できる。この段階では、多
結晶８１層α→は半導体基板０１）との間に絶縁膜（２
）を介しているだけであるので、その本来の破壊電圧以
内なら高電圧を印加できる。その結果。
全域にわたって共通であるので、外部端子０→、 ＱＧ
を用いて電源αＱによって電圧を印加すると、絶縁膜＠
全域に均等にストレスを印加できる。この段階では、多
結晶８１層α→は半導体基板０１）との間に絶縁膜（２
）を介しているだけであるので、その本来の破壊電圧以
内なら高電圧を印加できる。その結果。
絶縁膜（イ）中で欠陥を有する箇所は破壊される。従っ
て、その後に、第１図の段階（４）において多結晶Ｓｉ
層（至）にパターニングを施して個々の半導体装置パタ
ーンを完成させた上で、個々の半導体装置（チップ）に
分割すると、上述の欠陥個所を有していた半導体装置は
その後の簡単な検査で簡単に除去される。
て、その後に、第１図の段階（４）において多結晶Ｓｉ
層（至）にパターニングを施して個々の半導体装置パタ
ーンを完成させた上で、個々の半導体装置（チップ）に
分割すると、上述の欠陥個所を有していた半導体装置は
その後の簡単な検査で簡単に除去される。
なお、ここで使用する電源θゆは絶縁膜（２）の破壊に
よって外部インピーダンスが低下した場合にも。
よって外部インピーダンスが低下した場合にも。
規定の電圧を保ち続ける性能を有するものを用いる０
更に、上記実施例では電極材に多結晶Ｓ１を用いたが、
これに限るものではなく導電体であればよく、また、電
源α→には必要ならば一定時間電圧を印加するためにパ
ルス発生器を用いてもよいっ〔発明の効果〕 以上説明したように、この発明の半導体装置の製造方法
ではウェーハ段階で、絶縁膜の上に形成した電極層に個
々の半導体装置毎のパターニングを施す前に、全体に一
括して電圧を印加し、欠陥を有する部位は破壊させた後
に１個々の半導体装置に完成させてからは耐圧試験を施
すことなく破 ゛懐部分を含む半導体装置を選別除
去するようにしたので、絶縁膜の欠陥を短時間で効率よ
く除去できる。
これに限るものではなく導電体であればよく、また、電
源α→には必要ならば一定時間電圧を印加するためにパ
ルス発生器を用いてもよいっ〔発明の効果〕 以上説明したように、この発明の半導体装置の製造方法
ではウェーハ段階で、絶縁膜の上に形成した電極層に個
々の半導体装置毎のパターニングを施す前に、全体に一
括して電圧を印加し、欠陥を有する部位は破壊させた後
に１個々の半導体装置に完成させてからは耐圧試験を施
すことなく破 ゛懐部分を含む半導体装置を選別除
去するようにしたので、絶縁膜の欠陥を短時間で効率よ
く除去できる。
第１図はこの発明の一実施例の製造工程の要部を示すフ
ロー図、第２図はその具体的構成を示す側面図である。 図において、０１）は半導体基板、（６）は絶縁膜、０
３は電極層（多結晶Ｓｉ層）
ロー図、第２図はその具体的構成を示す側面図である。 図において、０１）は半導体基板、（６）は絶縁膜、０
３は電極層（多結晶Ｓｉ層）
Claims (1)
- （１）半導体基板上の絶縁膜上に電極層を形成し、この
電極層に個々の半導体装置毎のパターニングを施す前に
上記電極層を介して上記絶縁膜に所要電圧を印加して欠
陥を有する部位は破壊させた後に、上記個々の半導体装
置を完成させ、その後には上記個々の半導体装置につい
て耐圧試験は行わず単に上記破壊部位に対応する半導体
装置の選別除去のみを行うことを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59124080A JPS611035A (ja) | 1984-06-13 | 1984-06-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59124080A JPS611035A (ja) | 1984-06-13 | 1984-06-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS611035A true JPS611035A (ja) | 1986-01-07 |
| JPH0317218B2 JPH0317218B2 (ja) | 1991-03-07 |
Family
ID=14876428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59124080A Granted JPS611035A (ja) | 1984-06-13 | 1984-06-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS611035A (ja) |
-
1984
- 1984-06-13 JP JP59124080A patent/JPS611035A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0317218B2 (ja) | 1991-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940006577B1 (ko) | 반도체장치 및 그 번인방법 | |
| JPS6373534A (ja) | 半導体集積回路の検査方法 | |
| JP3261904B2 (ja) | 半導体装置 | |
| JPH0317218B2 (ja) | ||
| JPH0782165B2 (ja) | 液晶表示装置の製造方法 | |
| JP2001110858A (ja) | 半導体装置およびその製造方法、ならびにバーンイン装置 | |
| JPH0992698A (ja) | スクリーニング方法および半導体装置 | |
| JPS6233433A (ja) | 高耐圧半導体素子の製造方法 | |
| JPH0689932A (ja) | パワーｍｏｓｆｅｔのバーンイン装置 | |
| JP2585556B2 (ja) | 半導体集積回路装置 | |
| JPS61268034A (ja) | 半導体装置 | |
| JP3235153B2 (ja) | Ｌｓｉの製造法 | |
| JPH065674A (ja) | 半導体集積回路装置 | |
| TW563220B (en) | Method for picking defected dielectric in semiconductor device | |
| JPS6167238A (ja) | 半導体装置 | |
| JPH01281756A (ja) | 半導体素子の製造方法 | |
| JPS5917847B2 (ja) | 半導体装置の金属薄膜線のスクリ−ニング方法 | |
| KR100265841B1 (ko) | 포토마스크를 이용한 반도체 소자의 공정 모니터 방법 | |
| JPH07321174A (ja) | 半導体検査装置 | |
| JPH03200349A (ja) | 不揮発性メモリ装置の測定方法 | |
| JPH01218037A (ja) | 半導体ウェハの検査方法 | |
| JPH04354145A (ja) | 半導体装置の製造方法 | |
| JP2000012776A (ja) | 半導体装置の製造方法 | |
| JPH0377342A (ja) | 半導体集積回路の検査方法 | |
| JPH0645423A (ja) | 半導体装置の試験方法 |