JPS6116548A - 厚膜金属パタ−ンの形成方法 - Google Patents

厚膜金属パタ−ンの形成方法

Info

Publication number
JPS6116548A
JPS6116548A JP59137619A JP13761984A JPS6116548A JP S6116548 A JPS6116548 A JP S6116548A JP 59137619 A JP59137619 A JP 59137619A JP 13761984 A JP13761984 A JP 13761984A JP S6116548 A JPS6116548 A JP S6116548A
Authority
JP
Japan
Prior art keywords
pattern
resist
resist pattern
organic material
metal layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59137619A
Other languages
English (en)
Inventor
Toshiyuki Honda
本田 俊之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP59137619A priority Critical patent/JPS6116548A/ja
Publication of JPS6116548A publication Critical patent/JPS6116548A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は厚膜金属パターンの選択メッキを簡易に形成し
得る製造方法に関する。
(従来技術とその問題点) 従来、厚膜の金属パターンを選択メッキして形成する場
合、特に、X線マスク基板上にAu  メッキX線吸収
体パターンを形成する場合においては、プラズマCVD
によ多形成したシリコン窒化膜をスペーサーに用い、下
地の金属層を電極に用いて所望の厚さまでメッキし、そ
の後にシリコン窒化膜スペーサーをエツチング除去した
。(グロシーディング・オブ・テンス・インターナショ
ナル・コンファレンスQオン・エレクトロン0アンド、
・イオン・ビーム・サイエンス・アンド・テクノロジー
(Proc、 of 10 th Int*Conf@
on Electronand Ion Beam 5
cience and Technology )(1
982)333)。しかしこの方法は工程が複雑である
ためにパターン寸法の制御や欠陥の低減が難かしいとい
う欠点があった。
(発明の目的) 本発明は、このような従来の欠点を除去せしめて、金属
メッキパターンと簡易に形成し得る製造方法を提供する
ととKある口 (実施例) 以下図を参照しながら本発明の詳細な説明する0第1図
の(、)から(e)までの図は本発明による半導体装置
の主要製造工程の一実施例における断面図を順次示した
ものである0 (a)はSj基板lの表面上にT+2を厚さ50X、A
u3を厚さ200X程度この順に連続スパッタリングに
よシ形成したものであろう(b)は厚さ1μmから3μ
m程度の下層ネガ型レジスト材料4をスピン塗布して1
50〜200℃以上の高温で1時間位焼きしめた後に、
上層レジスト材料としてtドライエツチング性の高い8
i含有レジストを厚さ0.1〜0.3μmスピン塗布し
て電子線やイオンビーム、X線等によシ所望パターンを
露光し、現像したものである。
(c)は上層レジストパターンをマスクとして下層レジ
スト′fr、O,ガスによシスバッタエツチングしてパ
ターニングしたものである0(d)は前記Ti −Au
層2.3を電極にして、前記下層レジストパターンをス
ペーサーに用いて、Auメツキロしたものである0(e
)は前記下層レジストパターンをはくシ液によシ除去し
たものである。
ここでは下層レジスト材料としてネガ屋ヲ使ったがポジ
形を使りてもよい。その際最後に除去するときはO,ガ
スによる灰化をすればよい。
(発明の効果) 本発明によって得られた半導体装置の製造方法によシ、
従来の方法に比較して簡略なプロセスによシ厚膜金属メ
ッキパターンを得ることが可能となシ、X線マスクの製
造や配線パターンの形成等にきわめて有効である0プロ
セスの簡略化に伴なってメッキパターンの寸法制御性が
向上し、欠陥が低減した。
【図面の簡単な説明】
第1図(31〜telは本発明による半導体装置の製造
方法の一実施例について、その主要工程における断面を
順次示した図である。 1・・・半導体基板、2・・・Tビ・・薄膜、3・・・
Au薄膜、4・・・下層レジスト、5・・・上層レジス
ト、6・・・Au層。 7+1 図 手続補正書(自発) 、事件の表示   昭和59年 特 許 願第1376
19号、発明の名称   厚膜金属パターンの形成方法
、補正をする者 事件との関係       出 願 人東京都港区芝五
丁目33番1号 (423)   日本電気株式会社 代表者 関本忠弘

Claims (1)

    【特許請求の範囲】
  1.  半導体基板上に金属層を形成した後に、厚い有機物を
    塗布して高温で焼きしめる工程と、前記有機物の上にレ
    ジストを塗布した後に、露光現像して所望のレジストパ
    ターンを形成する工程と、前記レジストパターンとマス
    クに用いて、下地の有機物をエッチングする工程と、前
    記金属層を電極に用い、前記有機物パターンをスペーサ
    ーに用いて、前記金属層と同じ金属を所望の厚さまで選
    択メッキする工程と、前記有機物パターンを剥離する工
    程とを含むことを特徴とする厚膜金属パターンの形成方
    法。
JP59137619A 1984-07-03 1984-07-03 厚膜金属パタ−ンの形成方法 Pending JPS6116548A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59137619A JPS6116548A (ja) 1984-07-03 1984-07-03 厚膜金属パタ−ンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59137619A JPS6116548A (ja) 1984-07-03 1984-07-03 厚膜金属パタ−ンの形成方法

Publications (1)

Publication Number Publication Date
JPS6116548A true JPS6116548A (ja) 1986-01-24

Family

ID=15202907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59137619A Pending JPS6116548A (ja) 1984-07-03 1984-07-03 厚膜金属パタ−ンの形成方法

Country Status (1)

Country Link
JP (1) JPS6116548A (ja)

Similar Documents

Publication Publication Date Title
JPS6161280B2 (ja)
JPH03119720A (ja) リフトオフ加工用ホトレジスト、リフトオフ加工用ホトレジストのパターン形成方法及びリフトオフ方法
JPH022175A (ja) 薄膜トランジスタ及びその製造方法
JP2580681B2 (ja) 半導体装置の製造方法
JPS62119924A (ja) 透過マスクの作製方法
JPH0485829A (ja) 半導体装置及びその製造方法
JP2838943B2 (ja) 薄膜トランジスタの製造方法
JPS613489A (ja) 半導体装置の製造方法
JPS61141158A (ja) バンプ電極形成方法
JPS62200732A (ja) 半導体装置の製造方法
JP2732868B2 (ja) 微細パターン形成方法
JPS62179122A (ja) 絶縁膜形成法
JPS582031A (ja) 半導体装置の製造方法
JPH01304457A (ja) パターン形成方法
JPS59172727A (ja) 微細幅の厚膜パタ−ンの形成方法
JPS6295856A (ja) 金属パタ−ン形成方法
JPS62198125A (ja) ドライエツチング方法
JPS5823441A (ja) 樹脂層パタ−ンの形成方法
JPH0349102B2 (ja)
JPS6273744A (ja) 金属配線パタ−ンの形成方法
JPH0461492B2 (ja)
JPH0246463A (ja) 半導体装置の製造方法
JPS593953A (ja) 半導体装置の製造方法
JPS60123842A (ja) ホトマスクの製造方法
JPH0523876A (ja) 有機絶縁層の微細パターン形成方法