JPS6116562A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6116562A JPS6116562A JP59138304A JP13830484A JPS6116562A JP S6116562 A JPS6116562 A JP S6116562A JP 59138304 A JP59138304 A JP 59138304A JP 13830484 A JP13830484 A JP 13830484A JP S6116562 A JPS6116562 A JP S6116562A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- circuit
- passivation film
- nsg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D88/00—Three-dimensional [3D] integrated devices
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はディジタル−アナログ変換器（以下、ＤＡＣと
いう）などに用いられる高精度の薄膜抵抗回路を有する
半導体に関するものである。
いう）などに用いられる高精度の薄膜抵抗回路を有する
半導体に関するものである。
従来例の構成とその問題点
一般に、ＤＡＣにおいては、薄膜抵抗回路に形成した各
ビット電流の重みづけに対応する薄膜ラダー抵抗の抵抗
値調整によって高精度化をはかつている。
ビット電流の重みづけに対応する薄膜ラダー抵抗の抵抗
値調整によって高精度化をはかつている。
この抵抗値調整は、はとんどがレーザ光を用いた機能ト
リミング（以下、レーザトリミングという）で行なわれ
ているが、１２ビットヲ超えるような高精度のＤＡＣに
対しては、必要かつ十分な性能を再現するレーザトリミ
ングが要求される。
リミング（以下、レーザトリミングという）で行なわれ
ているが、１２ビットヲ超えるような高精度のＤＡＣに
対しては、必要かつ十分な性能を再現するレーザトリミ
ングが要求される。
しかも、ＤＡＣの変換性能は、使用される周囲環境条件
の全体にわたって、その必要精度を維持する高信頼性を
保証しなければならない。
の全体にわたって、その必要精度を維持する高信頼性を
保証しなければならない。
しかし、その精度を十分に高めること、およびその必要
精度を維持し得る信頼性を確保することは容易でない。
精度を維持し得る信頼性を確保することは容易でない。
なぜなら、薄膜抵抗回路に用いて構成する高精度のＤＡ
Ｃにおいては、薄膜抵抗回路を湿気、塵埃、不純物イオ
ンなどの外部汚染から保護する目的で、回路を覆って形
成するパッシベーション膜が不可欠であるが、このパッ
シベーション膜によって、信頼性を確保できない欠点や
レーザトリミングの加工精度の低下や困難さを生じる欠
点を有している。
Ｃにおいては、薄膜抵抗回路を湿気、塵埃、不純物イオ
ンなどの外部汚染から保護する目的で、回路を覆って形
成するパッシベーション膜が不可欠であるが、このパッ
シベーション膜によって、信頼性を確保できない欠点や
レーザトリミングの加工精度の低下や困難さを生じる欠
点を有している。
この従来例について、基準電圧源回路や電流スイッチン
グ回路など周知の半導体集積回路技術を用いて形成する
能動的回路（以下、半導体回路という）と各ビット電流
の重みづけに対応するラダー抵抗網回路など、周知の薄
膜形成技術を用いて形成する薄膜抵抗回路が一体化構成
されたモノリシックＤＡＣ’（ｉ７具体例にして、第１
図を参照して説明する。
グ回路など周知の半導体集積回路技術を用いて形成する
能動的回路（以下、半導体回路という）と各ビット電流
の重みづけに対応するラダー抵抗網回路など、周知の薄
膜形成技術を用いて形成する薄膜抵抗回路が一体化構成
されたモノリシックＤＡＣ’（ｉ７具体例にして、第１
図を参照して説明する。
第１図はＤＡＣチップ１１の断面図である。周知のバイ
ポーラ集積回路製造技術を用いて、半導体基板２、たと
えば、シリコン゛（Ｓｔ ）の内部に半導体素子３を形
成した後、その表面に、絶縁膜４、たとえば、二酸化シ
リコン（ＳｉＯ２）膜を形成し、ついでこの上にＮｉ
−Ｃｒ 系合金やＳｉ −Ｃｒ 系合金などの薄膜抵抗
素子６を形成し、さらに、それらの素子を電気的に接続
して回路構成するためのＭ配線６を形成する。そして、
この半導体回路や薄膜抵抗回路を外部汚染から保護する
ために、全回路要素面を覆って、ＳｉＯ２あるいは窒化
シリコン（ＳｉＮ）または５１０２とＳｉＮとの二層パ
ッシベーション膜７のいづれかが選択されて形成される
。
ポーラ集積回路製造技術を用いて、半導体基板２、たと
えば、シリコン゛（Ｓｔ ）の内部に半導体素子３を形
成した後、その表面に、絶縁膜４、たとえば、二酸化シ
リコン（ＳｉＯ２）膜を形成し、ついでこの上にＮｉ
−Ｃｒ 系合金やＳｉ −Ｃｒ 系合金などの薄膜抵抗
素子６を形成し、さらに、それらの素子を電気的に接続
して回路構成するためのＭ配線６を形成する。そして、
この半導体回路や薄膜抵抗回路を外部汚染から保護する
ために、全回路要素面を覆って、ＳｉＯ２あるいは窒化
シリコン（ＳｉＮ）または５１０２とＳｉＮとの二層パ
ッシベーション膜７のいづれかが選択されて形成される
。
しかしながら、上述のＳ ｉｏ２． Ｓ ｉＮ 、Ｓ
ｉｏ２＋Ｓ ｉＮのパッシベーション膜下は多くの問題
をかかえてい６０例エバ、５１０２ハノシベーション膜
ｔｏ、６〜１．６μの厚さで形成したＤＡＣにあっては
、薄膜抵抗回路に形成された薄膜ラダー抵抗のレーザト
リミングは、容易に十分な加工条件が求められ、しかも
安定に変換精度を高めることができる長所を有している
ものの、このＤＡＣチップを樹脂封止パッケージに実装
して、温度８５℃の高温通電試験や１２１℃、２気圧の
プレッシャークツカー試験などの加速寿命試験を実施す
ると、薄膜抵抗回路にあるＮｉ −Ｃｒ 系合金または
、Ｃｒ−８ｉ 系合金の薄膜ラダー抵抗などの抵抗変化
率が時間と共に大きく増大し、レーザトリミングで得ら
れた精度を著しく変化せしめ、ＤＡＣ性能を劣化させる
ものであった。これらは、５ｉ０２ハノシベーシヨ膜が
ポーラスな膜質であったシ、クラックを生じやすいこと
などのため、十分なパッシベーション効果を発揮してい
ないことに起因している。
ｉｏ２＋Ｓ ｉＮのパッシベーション膜下は多くの問題
をかかえてい６０例エバ、５１０２ハノシベーション膜
ｔｏ、６〜１．６μの厚さで形成したＤＡＣにあっては
、薄膜抵抗回路に形成された薄膜ラダー抵抗のレーザト
リミングは、容易に十分な加工条件が求められ、しかも
安定に変換精度を高めることができる長所を有している
ものの、このＤＡＣチップを樹脂封止パッケージに実装
して、温度８５℃の高温通電試験や１２１℃、２気圧の
プレッシャークツカー試験などの加速寿命試験を実施す
ると、薄膜抵抗回路にあるＮｉ −Ｃｒ 系合金または
、Ｃｒ−８ｉ 系合金の薄膜ラダー抵抗などの抵抗変化
率が時間と共に大きく増大し、レーザトリミングで得ら
れた精度を著しく変化せしめ、ＤＡＣ性能を劣化させる
ものであった。これらは、５ｉ０２ハノシベーシヨ膜が
ポーラスな膜質であったシ、クラックを生じやすいこと
などのため、十分なパッシベーション効果を発揮してい
ないことに起因している。
筺た、他の例として、ＳｉＮパッシベーション膜ヲ０．
２〜１．０μの厚さで形成し１ＤＡｃｖＣ，％つては、
薄膜抵抗回路にある薄膜ラダー抵抗のレーザトリミング
において、良好なトリミング加工条件が求められず、し
かも抵抗値調整の安定性に乏しいために、高精度のＤＡ
変換性能を実現できない。
２〜１．０μの厚さで形成し１ＤＡｃｖＣ，％つては、
薄膜抵抗回路にある薄膜ラダー抵抗のレーザトリミング
において、良好なトリミング加工条件が求められず、し
かも抵抗値調整の安定性に乏しいために、高精度のＤＡ
変換性能を実現できない。
これは、５ＩＯ２パツシベーシヨン膜に比較してＳｉＮ
パッシベーション膜の膜質が緻密で強固な密に 着力を有しているためＸこれが災いして、レーザトリミ
ングによって焼失するＮｉ −Ｃｒ 系または５ｉ−Ｃ
ｒ系の薄膜抵抗体材料の拡散現象を抑圧していることに
起因して、十分に精度を高めるレーザトリミングを阻害
しているものと考えられる。
パッシベーション膜の膜質が緻密で強固な密に 着力を有しているためＸこれが災いして、レーザトリミ
ングによって焼失するＮｉ −Ｃｒ 系または５ｉ−Ｃ
ｒ系の薄膜抵抗体材料の拡散現象を抑圧していることに
起因して、十分に精度を高めるレーザトリミングを阻害
しているものと考えられる。
さらに、他の例として、５ｉｎ２＋ＳｉＮの二層構造の
パッシベーション膜？ ’ｃ し’ｃ’ し０．２〜０
．５μ。
パッシベーション膜？ ’ｃ し’ｃ’ し０．２〜０
．５μ。
０．２〜１．０μの厚さで形成したＤＡＣＫあっては、
前述のレーザトリミングの加工に関する問題は解決され
るものの、高温連続通電試験などに対して、レーザトリ
ミングによって得られたＤＡＣとしての高精度変換性能
が著しく劣化してしまう欠点を有している。これは、最
初に形成するＳ ｚ０２パッシベーション膜中または膜
表面に吸着した水分や不純物イオンがその上に形成した
ＳｉＮパッシベーション膜により封じ込められてしまう
ことによるものと考えられる。
前述のレーザトリミングの加工に関する問題は解決され
るものの、高温連続通電試験などに対して、レーザトリ
ミングによって得られたＤＡＣとしての高精度変換性能
が著しく劣化してしまう欠点を有している。これは、最
初に形成するＳ ｚ０２パッシベーション膜中または膜
表面に吸着した水分や不純物イオンがその上に形成した
ＳｉＮパッシベーション膜により封じ込められてしまう
ことによるものと考えられる。
以上の説明から明らかなように、従来の３１０２やＳｉ
Ｎパッシベーション膜を形成した薄膜抵抗回路を用いた
ＤＡＣなどで、その精度を十分に高めること、および信
頼性の保証には一長一短があり、製品化の実現を困難に
していた。
Ｎパッシベーション膜を形成した薄膜抵抗回路を用いた
ＤＡＣなどで、その精度を十分に高めること、および信
頼性の保証には一長一短があり、製品化の実現を困難に
していた。
発明の目的
本発明はこのような従来技術の問題点を解消し高精度化
および、信頼性の保証を可能とした薄膜抵抗回路を有す
る半導体装置を提供するものであるＯ 発明の構成 本発明は、上記目的を達成するため、基板上に形成され
た薄膜抵抗素子の上部にノンドーグシリケートガラス（
以下、ＮＳＣという）パッシベーション膜と、更にこの
上にリンドソプシリケートガラス（以下ＰＳＧという）
パッシベーション膜と、更にこの上にＮ Ｓ Ｇ パッ
シベーション膜を形成して、Ｎ５Ｇ−ＰＳＧ−ＮＳＧの
三層をなしたものでアシ、これにより、高精度のレーザ
トリミング適応性ならびに信頼性の向上をはかることが
できる。
および、信頼性の保証を可能とした薄膜抵抗回路を有す
る半導体装置を提供するものであるＯ 発明の構成 本発明は、上記目的を達成するため、基板上に形成され
た薄膜抵抗素子の上部にノンドーグシリケートガラス（
以下、ＮＳＣという）パッシベーション膜と、更にこの
上にリンドソプシリケートガラス（以下ＰＳＧという）
パッシベーション膜と、更にこの上にＮ Ｓ Ｇ パッ
シベーション膜を形成して、Ｎ５Ｇ−ＰＳＧ−ＮＳＧの
三層をなしたものでアシ、これにより、高精度のレーザ
トリミング適応性ならびに信頼性の向上をはかることが
できる。
実施例の説明
以下、本発明の実施例について、モノリクックＤＡＣｉ
具体例にして説明する。
具体例にして説明する。
第２図は、本発明の一実施例に係るモノリシックＤＡＣ
チップ２１の断面図である。同図において、８１ 基板
１２上に形成されたＮ型エビタキシル １層の内部に、周知のバイポーラ集積回路技術を用いて
、基準電圧源回路や電流スイッチ回路々どを構成する半
導体素子１３を形成した後、この表面に８１０２膜１４
を形成し、さらに、このＳ １０２゜膜１４膜上にたと
えば電子ビーム蒸着法によって、Ｎｉ −Ｃｒ （８０
： ２０ ） ｆ抵抗材料として、１００〜２５０人の
厚みを有するＮｉ −Ｃｒ 系合金薄膜を形成する。そ
の後、通常のフォ） ＩＪソグラフィ技術を用いて、各
ビット電流の重みづけに対応するＲ−２Ｒ抵抗ネツトワ
ーク１５のパターン全形成する。なお、ここでは抵抗薄
膜材料にＮｉ −Ｃｒ ｆ使用したが、必要に応じてＳ
ｉ −Ｏｒ などの抵抗材料を使用してもよい。
チップ２１の断面図である。同図において、８１ 基板
１２上に形成されたＮ型エビタキシル １層の内部に、周知のバイポーラ集積回路技術を用いて
、基準電圧源回路や電流スイッチ回路々どを構成する半
導体素子１３を形成した後、この表面に８１０２膜１４
を形成し、さらに、このＳ １０２゜膜１４膜上にたと
えば電子ビーム蒸着法によって、Ｎｉ −Ｃｒ （８０
： ２０ ） ｆ抵抗材料として、１００〜２５０人の
厚みを有するＮｉ −Ｃｒ 系合金薄膜を形成する。そ
の後、通常のフォ） ＩＪソグラフィ技術を用いて、各
ビット電流の重みづけに対応するＲ−２Ｒ抵抗ネツトワ
ーク１５のパターン全形成する。なお、ここでは抵抗薄
膜材料にＮｉ −Ｃｒ ｆ使用したが、必要に応じてＳ
ｉ −Ｏｒ などの抵抗材料を使用してもよい。
そして、これら半導体素子および薄膜抵抗素子などを電
気的に接続し、回路構成するためのアルミニウム配線パ
ターン１６を形成する。
気的に接続し、回路構成するためのアルミニウム配線パ
ターン１６を形成する。
次に、この半導体回路と薄膜抵抗回路を覆って保護する
ために、常圧または減圧ＣＶＤ法によって、ＮＳＧパッ
シベーション膜１日を１６００〜４０００人、ついで、
リンを約４重量％含有するＰＳＧパッシベーション膜１
９’１１５００〜６０００人の厚みで、さらに、ＮＳＧ
パッシベーション膜２０’１１５００〜４０００Ａの厚
みで連続的に成長させる。そしてこの三層パッシベーシ
ョン膜の一部をワイヤボンディング用窓を開口した後、
４６０℃のＮ２雰囲気中で熱処理を施して、ウェノ蔦一
工程カニ完了する。
ために、常圧または減圧ＣＶＤ法によって、ＮＳＧパッ
シベーション膜１日を１６００〜４０００人、ついで、
リンを約４重量％含有するＰＳＧパッシベーション膜１
９’１１５００〜６０００人の厚みで、さらに、ＮＳＧ
パッシベーション膜２０’１１５００〜４０００Ａの厚
みで連続的に成長させる。そしてこの三層パッシベーシ
ョン膜の一部をワイヤボンディング用窓を開口した後、
４６０℃のＮ２雰囲気中で熱処理を施して、ウェノ蔦一
工程カニ完了する。
この後、す、上の工程で製造したモノリシックＤＡＣの
変換性能を十分に高精度化するために、薄膜抵抗回路に
形成した薄膜ラダーネットワークの抵抗値調整を行うレ
ーザトリミングを実施した〇本発明の薄膜抵抗回路では
、Ｎｉ −Ｃｒ 系合金の薄膜抵抗素子上にＮＳＧ＋Ｐ
ＳＧ＋ＮＳＧ の三層構造の保護膜を被覆したことによ
り、レーザトリミングによって焼失するＮｉ −Ｃｒ
系合金の薄膜材料がＮＳＧ膜中に容易に拡散できるため
、安定な抵抗値調整が５Ｔ能となシ、ＤＡＣとしての高
精度の変換性能を実現できる。
変換性能を十分に高精度化するために、薄膜抵抗回路に
形成した薄膜ラダーネットワークの抵抗値調整を行うレ
ーザトリミングを実施した〇本発明の薄膜抵抗回路では
、Ｎｉ −Ｃｒ 系合金の薄膜抵抗素子上にＮＳＧ＋Ｐ
ＳＧ＋ＮＳＧ の三層構造の保護膜を被覆したことによ
り、レーザトリミングによって焼失するＮｉ −Ｃｒ
系合金の薄膜材料がＮＳＧ膜中に容易に拡散できるため
、安定な抵抗値調整が５Ｔ能となシ、ＤＡＣとしての高
精度の変換性能を実現できる。
更に、本実施例のモノリシックＤＡＣチップを従来例と
同様に樹脂封止パッケージに実装して、高温連続通電テ
ストやプレノシャークッカーテストヲ実施した結果、薄
膜抵抗回路にあるＮｉ −Ｃｒ系合金の薄膜ラダー抵抗
の抵抗変化率は著しく小さく、非常に安定しているもの
であった。このため、レーザトリミングによって得られ
た高精度のＤＡ変換性能を長時間にわたって維持し、保
証できることを確認した。
同様に樹脂封止パッケージに実装して、高温連続通電テ
ストやプレノシャークッカーテストヲ実施した結果、薄
膜抵抗回路にあるＮｉ −Ｃｒ系合金の薄膜ラダー抵抗
の抵抗変化率は著しく小さく、非常に安定しているもの
であった。このため、レーザトリミングによって得られ
た高精度のＤＡ変換性能を長時間にわたって維持し、保
証できることを確認した。
このように、本発明の薄膜抵抗回路はＮ Ｓ Ｇ 十Ｐ
ＳＧ＋ＮＳＧ の３層のパッシベーション膜ヲ形成す
ることによって、レーザトリミングの加工精練全向上さ
せるとともに、保護膜中の水分や不純物イオンの除去や
ゲッター効果を有するだけでなく、外部汚染から回路全
十分保護するパッシベーション膜果をも著しく向上させ
得る特徴を発揮するものである。
ＳＧ＋ＮＳＧ の３層のパッシベーション膜ヲ形成す
ることによって、レーザトリミングの加工精練全向上さ
せるとともに、保護膜中の水分や不純物イオンの除去や
ゲッター効果を有するだけでなく、外部汚染から回路全
十分保護するパッシベーション膜果をも著しく向上させ
得る特徴を発揮するものである。
なお、上述した実施例では、パッシベーション膜の形成
を常圧または、減圧ＣＶＤ法によって実施したが、本発
明はこの形成法に限定されるものではなく、プラズマＣ
ＶＤ法やスパッタ法などの他の形成法によって形成した
ものにも適用が可能である。
を常圧または、減圧ＣＶＤ法によって実施したが、本発
明はこの形成法に限定されるものではなく、プラズマＣ
ＶＤ法やスパッタ法などの他の形成法によって形成した
ものにも適用が可能である。
１だ、実施例で（ｄ二モノリシックＤＡＣの薄膜抵抗回
路について説明したが、本発明の要旨はこれに限定され
るものではなく、薄膜抵抗回路を用いる他の電子部品に
おいても同様に成立するものである。
路について説明したが、本発明の要旨はこれに限定され
るものではなく、薄膜抵抗回路を用いる他の電子部品に
おいても同様に成立するものである。
発明の効果
以上の説明のごとく、本発明はＤＡＣなどに用いられる
薄膜抵抗回路において、この回路上に、ＮＳＧ＋ＰＳＧ
＋ＮＳＧパッシベーション膜を形成することによって、
高精度のレーザトリミングを可能にし、更にこの高精度
の抵抗性能？保証する高信頼性を実現し得るものであシ
、工業上非常に大きな効果を発揮するものである。
薄膜抵抗回路において、この回路上に、ＮＳＧ＋ＰＳＧ
＋ＮＳＧパッシベーション膜を形成することによって、
高精度のレーザトリミングを可能にし、更にこの高精度
の抵抗性能？保証する高信頼性を実現し得るものであシ
、工業上非常に大きな効果を発揮するものである。
第１図は従来の薄膜抵抗回路を用いたモノリシックＤＡ
Ｃのチップ断面構造図、第２図は本発明の一実施例を用
いたモノリシックＤＡＣのチップ断面構造図である。 １２・・・・・・半導体基板、１３・・・・・半導体素
子、１４・・・・・・Ｓ １０２膜、１６・・・・・薄
膜抵抗素子、１６・・・・・・Ａ２配線、１７−・・・
・・Ｎ型エピタキシャル層、１８・・・・・・Ｎ Ｓ
Ｇ パッシベーション膜、１９・・・・・・ＰＳＧパッ
シベーション膜、２ｏ・・・・・・ＮＳＧパッシベーシ
ョン膜。
Ｃのチップ断面構造図、第２図は本発明の一実施例を用
いたモノリシックＤＡＣのチップ断面構造図である。 １２・・・・・・半導体基板、１３・・・・・半導体素
子、１４・・・・・・Ｓ １０２膜、１６・・・・・薄
膜抵抗素子、１６・・・・・・Ａ２配線、１７−・・・
・・Ｎ型エピタキシャル層、１８・・・・・・Ｎ Ｓ
Ｇ パッシベーション膜、１９・・・・・・ＰＳＧパッ
シベーション膜、２ｏ・・・・・・ＮＳＧパッシベーシ
ョン膜。
Claims (1)
- 基板上に形成された薄膜抵抗素子上に、この薄膜抵抗素
子を覆うごとくノンドープドシリケートガラス（ＮＳＧ
）膜と燐シリケートガラス（ＰＳＧ）膜とノンドープド
シリケートガラス（ＮＳＧ）膜とをこの順序に堆積して
なる半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59138304A JPS6116562A (ja) | 1984-07-03 | 1984-07-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59138304A JPS6116562A (ja) | 1984-07-03 | 1984-07-03 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6116562A true JPS6116562A (ja) | 1986-01-24 |
Family
ID=15218743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59138304A Pending JPS6116562A (ja) | 1984-07-03 | 1984-07-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6116562A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0642167A3 (en) * | 1993-08-05 | 1995-06-28 | Matsushita Electronics Corp | Semiconductor device with capacitor and manufacturing process. |
-
1984
- 1984-07-03 JP JP59138304A patent/JPS6116562A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0642167A3 (en) * | 1993-08-05 | 1995-06-28 | Matsushita Electronics Corp | Semiconductor device with capacitor and manufacturing process. |
| US5624864A (en) * | 1993-08-05 | 1997-04-29 | Matsushita Electronics Corporation | Semiconductor device having capacitor and manufacturing method thereof |
| EP0739037A3 (en) * | 1993-08-05 | 1998-04-29 | Matsushita Electronics Corporation | Semiconductor device having capacitor and manufacturing method thereof |
| US6015987A (en) * | 1993-08-05 | 2000-01-18 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having capacitor exhibiting improved mositure resistance and manufacturing method thereof |
| US6107657A (en) * | 1993-08-05 | 2000-08-22 | Matsushita Electronics Corporation | Semiconductor device having capacitor and manufacturing method thereof |
| US6169304B1 (en) | 1993-08-05 | 2001-01-02 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having a passivation layer which minimizes diffusion of hydrogen into a dielectric layer |
| US6294438B1 (en) | 1993-08-05 | 2001-09-25 | Matsushita Electronics Corporation | Semiconductor device having capacitor and manufacturing method thereof |
| US6333528B1 (en) | 1993-08-05 | 2001-12-25 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having a capacitor exhibiting improved moisture resistance |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5165283A (en) | High temperature transducers and methods of fabricating the same employing silicon carbide | |
| US6287933B1 (en) | Semiconductor device having thin film resistor and method of producing same | |
| JPS63307758A (ja) | 集積回路装置 | |
| JPS5933859A (ja) | 薄膜抵抗回路 | |
| JPH0322062B2 (ja) | ||
| US4539434A (en) | Film-type electrical substrate circuit device and method of forming the device | |
| TWI901323B (zh) | 電阻器及其製造方法 | |
| JPS6014475A (ja) | 半導体装置 | |
| JPS5984460A (ja) | 半導体装置用キヤパシタの製造方法 | |
| JPH0132363Y2 (ja) | ||
| JPS6165464A (ja) | 厚膜多層基板における膜抵抗体の製造方法 | |
| JPS6165465A (ja) | 厚膜多層基板における膜抵抗体の製造方法 | |
| JPH0539473Y2 (ja) | ||
| JPS63227043A (ja) | 薄膜抵抗回路の製造方法 | |
| JPS6412103B2 (ja) | ||
| JPH0311736A (ja) | 集積回路の配線電極 | |
| JPH0786004A (ja) | 薄膜抵抗材料及び薄膜抵抗器の製造方法 | |
| JPS6346736A (ja) | 半導体装置 | |
| JPS60103668A (ja) | 半導体装置 | |
| JPS63160365A (ja) | 半導体装置用絶縁基板 | |
| JPH03171732A (ja) | 半導体装置 | |
| JPS61185959A (ja) | 半導体抵抗装置 | |
| JPS637441B2 (ja) | ||
| JPS6072254A (ja) | 半導体装置 | |
| JPS63155751A (ja) | 半導体装置用絶縁基板 |