JPS6118060A - デ−タ処理方式 - Google Patents
デ−タ処理方式Info
- Publication number
- JPS6118060A JPS6118060A JP13935584A JP13935584A JPS6118060A JP S6118060 A JPS6118060 A JP S6118060A JP 13935584 A JP13935584 A JP 13935584A JP 13935584 A JP13935584 A JP 13935584A JP S6118060 A JPS6118060 A JP S6118060A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- transmitting
- receiving
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ダイレクトメモリアクセス方式のデータ送受
信装置のデータ処理方式に関する。特に、複数のダイレ
クトメモリアクセス装置を有するデータ送受信装置を一
つの共通バスで接続し、データ送受信装置間のデータ移
送を行う方式に関するものである。
信装置のデータ処理方式に関する。特に、複数のダイレ
クトメモリアクセス装置を有するデータ送受信装置を一
つの共通バスで接続し、データ送受信装置間のデータ移
送を行う方式に関するものである。
〔従来の技術〕
従来データ移送方式は共通バスに接続された一つの共通
メモリの固定領域をダイレクトメモリアクセスチャネル
装置（以下、ＤＭＡチャネル装置という。）を有する複
数個のデータ送受信装置が共有使用してデータ移送を行
っている。
メモリの固定領域をダイレクトメモリアクセスチャネル
装置（以下、ＤＭＡチャネル装置という。）を有する複
数個のデータ送受信装置が共有使用してデータ移送を行
っている。
このようなデータ移送方式について図面を用いて説明す
る。
る。
第２図は従来例のデータ処理装置のブロック構成図であ
る。１０は装置全体の実行処理を行う中央処理部、２０
は中央処理部１０や各々のデータ送受信装置６０が使用
する共有メモリ、５０は情報処理部１０、共有メモリ２
０、ＤＭＡチャネル装置を持つデータ送受信装置６０が
共有的に使用する。このような構成のデータ処理装置で
は、ＤＭＡチャネル装置を持つデータ送受信装置６０．
からのデータ移送要求が発生するとその要求が中央処理
部１０に報告され、中央処理部１０は共有メモリ２０の
内容を共通バス５０を介して読取り分析して、送先のデ
ータ送受信装置６０□または６０３を識別する。たとえ
ば、データ送受信装置６０□が選択されれば共通バス５
０を介してデータ送受信装置６０□に共有メモリ２０に
貯蔵されているデータ送受信装置６０、のデータを引取
る手続をデータ送受信装置６０□に知らせ、これにデー
タを移送させる。
る。１０は装置全体の実行処理を行う中央処理部、２０
は中央処理部１０や各々のデータ送受信装置６０が使用
する共有メモリ、５０は情報処理部１０、共有メモリ２
０、ＤＭＡチャネル装置を持つデータ送受信装置６０が
共有的に使用する。このような構成のデータ処理装置で
は、ＤＭＡチャネル装置を持つデータ送受信装置６０．
からのデータ移送要求が発生するとその要求が中央処理
部１０に報告され、中央処理部１０は共有メモリ２０の
内容を共通バス５０を介して読取り分析して、送先のデ
ータ送受信装置６０□または６０３を識別する。たとえ
ば、データ送受信装置６０□が選択されれば共通バス５
０を介してデータ送受信装置６０□に共有メモリ２０に
貯蔵されているデータ送受信装置６０、のデータを引取
る手続をデータ送受信装置６０□に知らせ、これにデー
タを移送させる。
上述のように、ＤＭＡチャネル装置を有するデータ送受
信装置６０が一つの共通ハス５０に複数個接続されると
、各々が使用できる共通メモリ２０の固定領域の使用に
制限が生じ、データ転送量の制限やある時間内に送受信
することができるデータ量に制限が生じる欠点があった
。
信装置６０が一つの共通ハス５０に複数個接続されると
、各々が使用できる共通メモリ２０の固定領域の使用に
制限が生じ、データ転送量の制限やある時間内に送受信
することができるデータ量に制限が生じる欠点があった
。
すなわち、ある一定の制限を持つＤＭＡチャネル装置を
有する複数個のデータ送受信装置６ｏが、一つの共通バ
ス５０を介し一つの共通メモリ２ｏにアクセスするため
にＤＭＪチャネル装置により共通メモリ２０の容量が一
義的に決定されることになる。
有する複数個のデータ送受信装置６ｏが、一つの共通バ
ス５０を介し一つの共通メモリ２ｏにアクセスするため
にＤＭＪチャネル装置により共通メモリ２０の容量が一
義的に決定されることになる。
本発明は、これを解決するもので、ＤＭＡチャネル装置
を有するデータ送受信装置が共ｊｆｆｉメモリを介さず
に直接データ送受信装置間でデータ移送を行い、一つの
共通バスに複数のデータ送受信装置を接続しても多数の
データをいそうするができるデータ処理装置を提供する
ことを目的とする。
を有するデータ送受信装置が共ｊｆｆｉメモリを介さず
に直接データ送受信装置間でデータ移送を行い、一つの
共通バスに複数のデータ送受信装置を接続しても多数の
データをいそうするができるデータ処理装置を提供する
ことを目的とする。
本発明は、それぞれダイレクトアクセスチャネル装置を
有する送受信データ処理部を含む複数のデータ送受信装
置と、上記中央処理部および上記複数のデータ送受信装
置に共通に接続される共通バスと、この共通バスに接続
され、上記中央処理部と上記複数のデータ送受信装置と
がともに使用できる共有メモリとを備えたデータ処理方
式において、上記複数のデータ送受信装置の少なくとも
一つの特定装置に、送信動作に応じてデータを格納でき
る送信データ用メモリと、受信動作に応じてデータを格
納できる受信データ用メモリと、この受信データ用メモ
リの内容を読出して上記共通バスに送出する受信データ
用メモリ読出し回路と、上記送信データ用メモリまたは
上記受信データ用メモリを選択して上記送受信データ処
理部に接続する送受メモリ選択回路とを備え、」１記特
定装置の送受信データ処理部には、受信動作時にデータ
格納終了信号を上記中央処理部に出力する手段を含み、
上記複数のデータ送受信装置のうち上記特定装置以外の
装置には、送受信データ用メモリを設け、上記中央処理
部には、上記データ格納終了手段を受信したときに、上
記受信データ用メモリ読出し回路に制御信号を与える手
段を備え、上記受信データ用メモリ読出し回路には、こ
の制御信号により上記受信データ用メモリの所定の領域
から送信先の情報を読出して上記中央処理部に与える手
段を備え、さらに、上記中央処理部は、上記送信先の送
受信データ処理部を起動させる手段を備え、上記送受信
データ処理部には、上記受信データ用メモリ読出し回路
との間に上記共通バスを介して直接制御信号を送受信す
る手段と、上記受信データ用メモリ読出し回路から一上
記受信データ用メモリの内容を読出して直接に上記送受
データ用メモリに格納する手段とを備えたことを特徴と
する。
有する送受信データ処理部を含む複数のデータ送受信装
置と、上記中央処理部および上記複数のデータ送受信装
置に共通に接続される共通バスと、この共通バスに接続
され、上記中央処理部と上記複数のデータ送受信装置と
がともに使用できる共有メモリとを備えたデータ処理方
式において、上記複数のデータ送受信装置の少なくとも
一つの特定装置に、送信動作に応じてデータを格納でき
る送信データ用メモリと、受信動作に応じてデータを格
納できる受信データ用メモリと、この受信データ用メモ
リの内容を読出して上記共通バスに送出する受信データ
用メモリ読出し回路と、上記送信データ用メモリまたは
上記受信データ用メモリを選択して上記送受信データ処
理部に接続する送受メモリ選択回路とを備え、」１記特
定装置の送受信データ処理部には、受信動作時にデータ
格納終了信号を上記中央処理部に出力する手段を含み、
上記複数のデータ送受信装置のうち上記特定装置以外の
装置には、送受信データ用メモリを設け、上記中央処理
部には、上記データ格納終了手段を受信したときに、上
記受信データ用メモリ読出し回路に制御信号を与える手
段を備え、上記受信データ用メモリ読出し回路には、こ
の制御信号により上記受信データ用メモリの所定の領域
から送信先の情報を読出して上記中央処理部に与える手
段を備え、さらに、上記中央処理部は、上記送信先の送
受信データ処理部を起動させる手段を備え、上記送受信
データ処理部には、上記受信データ用メモリ読出し回路
との間に上記共通バスを介して直接制御信号を送受信す
る手段と、上記受信データ用メモリ読出し回路から一上
記受信データ用メモリの内容を読出して直接に上記送受
データ用メモリに格納する手段とを備えたことを特徴と
する。
本発明は、ＤＭＡチャネル装置を有するデータ送受信装
置毎にＤＭＡ転送可能な個別メモリを設は共通バスを介
し、一つの個別メモリからタイミングの個別メモリへＤ
ＭＡチャネル装置により、直接データを移送することに
より、一つの共通バスに複数個のデータ送受信装置を接
続しても多数のデータを移送することができる。
置毎にＤＭＡ転送可能な個別メモリを設は共通バスを介
し、一つの個別メモリからタイミングの個別メモリへＤ
ＭＡチャネル装置により、直接データを移送することに
より、一つの共通バスに複数個のデータ送受信装置を接
続しても多数のデータを移送することができる。
本発明の実施例について図面を参照して説明する。第１
図は本発明一実施例データ処理装置のブロック構成図で
ある。第１図において、中央処理部ＩＯ１共有メモリ２
０、送受信装置３０．〜３０□内の送受信データ処理部
３１１〜３１□および高速用データ送受信装置４０内の
送受信データ処理部４１の入出力がそれぞれ共通バス５
０に接続される。
図は本発明一実施例データ処理装置のブロック構成図で
ある。第１図において、中央処理部ＩＯ１共有メモリ２
０、送受信装置３０．〜３０□内の送受信データ処理部
３１１〜３１□および高速用データ送受信装置４０内の
送受信データ処理部４１の入出力がそれぞれ共通バス５
０に接続される。
ここで本発明の特徴とすることろは、一点鎖線で囲む送
受信データ用メモリ部である。すなわち、送受信装置３
０．〜３０□内において、送受信データ処理部３１１〜
３１□の入出力が送信と受信の両方のデータ受信を混在
して格納する送受データ用メモｌ７３２．〜３２□に接
続され、送受データ用メモリ３２゜〜３２□の入出力が
共通ハス５０にそれぞれ接続される。また、高速用デー
タ送受信装置４０内において、送受信データ処理部４１
の入出力が送受メモリ選択回路４２に接続され、送受メ
モリ選択回路４２の人出力は送信データ用メモリ４３ま
たは受信データ用メモリ４４に接続される。送信データ
用メモリ４３の出力は共通バス５０に接続され、受信デ
ータ用メモリ４４の入出力は受信データ用メモリ読出し
回路４５を経由して共通バス５０に接続される。
受信データ用メモリ部である。すなわち、送受信装置３
０．〜３０□内において、送受信データ処理部３１１〜
３１□の入出力が送信と受信の両方のデータ受信を混在
して格納する送受データ用メモｌ７３２．〜３２□に接
続され、送受データ用メモリ３２゜〜３２□の入出力が
共通ハス５０にそれぞれ接続される。また、高速用デー
タ送受信装置４０内において、送受信データ処理部４１
の入出力が送受メモリ選択回路４２に接続され、送受メ
モリ選択回路４２の人出力は送信データ用メモリ４３ま
たは受信データ用メモリ４４に接続される。送信データ
用メモリ４３の出力は共通バス５０に接続され、受信デ
ータ用メモリ４４の入出力は受信データ用メモリ読出し
回路４５を経由して共通バス５０に接続される。
このような構成のデータ処理装置の動作について説明す
る。
る。
高速用データ送受信装置４０に外部より供給されたデー
タは受信データ用メモリ４４に一時蓄積される。蓄積が
完了すると中央処理部１０は受信データ用メモリ読出し
回路４５により受信データ用メモリ４４の任意の領域に
貯蔵された送信先のデータ送受信装置３０を識別する。
タは受信データ用メモリ４４に一時蓄積される。蓄積が
完了すると中央処理部１０は受信データ用メモリ読出し
回路４５により受信データ用メモリ４４の任意の領域に
貯蔵された送信先のデータ送受信装置３０を識別する。
送信先を識別した中央処理部１０は、直接選択されたデ
ータ送受信装置３０．または３０□の送受信データ処理
部３１．または３１□のＤＭＡチャネル装置を起動して
高速データ送受信装置４０からのデータを共有メモリ２
０を通さず直接データ送受信装置３０゜または３０２に
移送する処理をする。
ータ送受信装置３０．または３０□の送受信データ処理
部３１．または３１□のＤＭＡチャネル装置を起動して
高速データ送受信装置４０からのデータを共有メモリ２
０を通さず直接データ送受信装置３０゜または３０２に
移送する処理をする。
高速用データ送受信装置４０は外部インタフェイスを高
速回線と想定して設けた装置であり、データ送受信装置
３０□からデータ送受信装置３０．または逆の場合も同
様に共有メモリ２０を介さずにデータ移送が可能である
。
速回線と想定して設けた装置であり、データ送受信装置
３０□からデータ送受信装置３０．または逆の場合も同
様に共有メモリ２０を介さずにデータ移送が可能である
。
本発明は、以上説明したように、データ送受信装置にＤ
ＭＡチャネル装置の転送制限まで利用できるメモリを設
け、このメモリに格納されたデータを共有メモリを介さ
ず直接データ送受信装置間で移送を行うことにより、一
つの共通バスに複数のデータ送受信装置を接続しても共
有メモリに制限されることなく多数のデータを移送する
ことができる優れた効果がある。
ＭＡチャネル装置の転送制限まで利用できるメモリを設
け、このメモリに格納されたデータを共有メモリを介さ
ず直接データ送受信装置間で移送を行うことにより、一
つの共通バスに複数のデータ送受信装置を接続しても共
有メモリに制限されることなく多数のデータを移送する
ことができる優れた効果がある。
■０
第１図は本発明第一実施例データ処理装置のブロック構
成図。 第２図は従来例のデータ処理装置のブロック構成図。 １０・・・中央処理部、２０・・・共有メモリ、３０・
・・送受信装置、３１．４１・・・送受信データ処理部
、３２・・・送受データ用メモリ、４０・・・高速用デ
ータ送受信装置、４２・・・送受メモリ選択回路、４３
・・・送信データ用メモリ、４４・・・受信データ用メ
モリ、４５・・・受信データ用メモリ読出し回路。
成図。 第２図は従来例のデータ処理装置のブロック構成図。 １０・・・中央処理部、２０・・・共有メモリ、３０・
・・送受信装置、３１．４１・・・送受信データ処理部
、３２・・・送受データ用メモリ、４０・・・高速用デ
ータ送受信装置、４２・・・送受メモリ選択回路、４３
・・・送信データ用メモリ、４４・・・受信データ用メ
モリ、４５・・・受信データ用メモリ読出し回路。
Claims (1)
- （１）中央処理部と、 それぞれダイレクトアクセスチャネル装置を有する送受
信データ処理部を含む複数のデータ送受信装置と、 上記中央処理部および上記複数のデータ送受信装置に共
通に接続される共通バスと、 この共通バスに接続され、上記中央処理部と上記複数の
データ送受信装置とがともに使用できる共有メモリと を備えたデータ処理方式において、 上記複数のデータ送受信装置の少なくとも一つの特定装
置に、 送信動作に応じてデータを格納できる送信データ用メモ
リと、 受信動作に応じてデータを格納できる受信データ用メモ
リと、 この受信データ用メモリの内容を読出して上記共通バス
に送出する受信データ用メモリ読出し回路と、 上記送信データ用メモリまたは上記受信データ用メモリ
を選択して上記送受信データ処理部に接続する送受メモ
リ選択回路と を備え、 上記特定装置の送受信データ処理部には、受信動作時に
データ格納終了信号を上記中央処理部に出力する手段を
含み、 上記複数のデータ送受信装置のうち上記特定装置以外の
装置には、送受信データ用メモリを設け、上記中央処理
部には、上記データ格納終了手段を受信したときに、上
記受信データ用メモリ読出し回路に制御信号を与える手
段を備え、 上記受信データ用メモリ読出し回路には、この制御信号
により上記受信データ用メモリの所定の領域から送信先
の情報を読出して上記中央処理部に与える手段を備え、 さらに、上記中央処理部は、上記送信先の送受信データ
処理部を起動させる手段を備え、 上記送受信データ処理部には、 上記受信データ用メモリ読出し回路との間に上記共通バ
スを介して直接制御信号を送受信する手段と、 上記受信データ用メモリ読出し回路から上記受信データ
用メモリの内容を読出して直接に上記送受データ用メモ
リに格納する手段と を備えた ことを特徴とするデータ処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13935584A JPS6118060A (ja) | 1984-07-04 | 1984-07-04 | デ−タ処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13935584A JPS6118060A (ja) | 1984-07-04 | 1984-07-04 | デ−タ処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6118060A true JPS6118060A (ja) | 1986-01-25 |
Family
ID=15243396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13935584A Pending JPS6118060A (ja) | 1984-07-04 | 1984-07-04 | デ−タ処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6118060A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5713533A (en) * | 1980-06-26 | 1982-01-23 | Fujitsu Ltd | Information processing system |
| JPS57117035A (en) * | 1981-01-14 | 1982-07-21 | Meidensha Electric Mfg Co Ltd | Data transfer device of asynchronous device |
| JPS57136241A (en) * | 1981-02-17 | 1982-08-23 | Fujitsu Ltd | Data transfer system |
| JPS585824A (ja) * | 1981-07-03 | 1983-01-13 | Fujitsu Ltd | チヤネル間デ−タ転送方式 |
-
1984
- 1984-07-04 JP JP13935584A patent/JPS6118060A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5713533A (en) * | 1980-06-26 | 1982-01-23 | Fujitsu Ltd | Information processing system |
| JPS57117035A (en) * | 1981-01-14 | 1982-07-21 | Meidensha Electric Mfg Co Ltd | Data transfer device of asynchronous device |
| JPS57136241A (en) * | 1981-02-17 | 1982-08-23 | Fujitsu Ltd | Data transfer system |
| JPS585824A (ja) * | 1981-07-03 | 1983-01-13 | Fujitsu Ltd | チヤネル間デ−タ転送方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08116348A (ja) | 高速通信装置 | |
| US5067075A (en) | Method of direct memory access control | |
| EP0097028A2 (en) | Multiple-microcomputer communications system | |
| JPS6118060A (ja) | デ−タ処理方式 | |
| JPS636893B2 (ja) | ||
| JPS6240751B2 (ja) | ||
| US5379395A (en) | Semiconductor integrated circuit for central processor interfacing which enables random and serial access to single port memories | |
| KR950009763B1 (ko) | 2개의 cpu로 구성된 시스팀에서의 cpu간 데이타 전송 및 동기화 방법 | |
| JPS6146550A (ja) | バス間結合装置 | |
| JPH0115100B2 (ja) | ||
| JPH0234518B2 (ja) | ||
| JPH04282938A (ja) | 通信制御装置 | |
| SU1221656A1 (ru) | Многоканальное устройство управлени обменом информацией между ЭВМ | |
| JP2666782B2 (ja) | 多重バス制御システム | |
| JP2616010B2 (ja) | パケットネットワーク | |
| JPS62242264A (ja) | 通信制御装置 | |
| JPS63269643A (ja) | 端末制御装置 | |
| JPH07250102A (ja) | データ伝送回路 | |
| JPS61260350A (ja) | 並列処理制御方式 | |
| JPS61196353A (ja) | 多重化バス制御方式 | |
| JPS6029987B2 (ja) | デ−タ転送制御方式 | |
| JPS63306736A (ja) | 通信装置 | |
| JPS629458A (ja) | マルチｃｐｕシステムバス | |
| JPH06175958A (ja) | 情報転送装置 | |
| JPH0521377B2 (ja) |