JPS61263281A - 不揮発性記憶装置の製造方法 - Google Patents
不揮発性記憶装置の製造方法Info
- Publication number
- JPS61263281A JPS61263281A JP60105172A JP10517285A JPS61263281A JP S61263281 A JPS61263281 A JP S61263281A JP 60105172 A JP60105172 A JP 60105172A JP 10517285 A JP10517285 A JP 10517285A JP S61263281 A JPS61263281 A JP S61263281A
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- nitride film
- film
- silicon
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ＭＮＯＳ（金属−窒化シリコン膜−二酸化シ
リコン膜−半導体）型の電界トランジスタからなる不揮
発性記憶装置、特に記憶保持特性の優れた高性能の不揮
発性記憶装置の製造方法に関するものである。
リコン膜−半導体）型の電界トランジスタからなる不揮
発性記憶装置、特に記憶保持特性の優れた高性能の不揮
発性記憶装置の製造方法に関するものである。
従来の技術
従来、ＭＮＯ８型不揮発性記憶装置は、半導体表面上に
、電荷がトンネル現象で通過し得る極薄の二酸化シリコ
ン膜、窒化シリコン膜を順次成長させ、その上にゲート
電極として、アルミニウム電極を積層させて用いるのが
通常であった。
、電荷がトンネル現象で通過し得る極薄の二酸化シリコ
ン膜、窒化シリコン膜を順次成長させ、その上にゲート
電極として、アルミニウム電極を積層させて用いるのが
通常であった。
近年ＬＳＩ技術の進歩に伴い、寸法微細化、高集積化、
高速化が進み、通常ＭＯ８型素子のゲート電極として、
ア！レミニウム電極から前記の点で有利な多結晶シリコ
ン等の高融点金属を用い、セルファライン技術により高
集積化を実現している。
高速化が進み、通常ＭＯ８型素子のゲート電極として、
ア！レミニウム電極から前記の点で有利な多結晶シリコ
ン等の高融点金属を用い、セルファライン技術により高
集積化を実現している。
ＭＮＯ５型不揮発性記憶装置においても、高集積化を実
現すべく、ゲート電極として多結晶シリコン等の高融点
金属を用いることがあるが、ゲート電極として多結晶シ
リコン等の高融点金属を用いると、通常ゲート電極形成
後にソース、ドレイン形成等のため窒化シリコン膜形成
温度以上の高温（９００〜１００σＣ）熱処理工程を必
要とするのでＭＮＯ８型記憶素子の記憶保持特性を悪化
させることが知られている。
現すべく、ゲート電極として多結晶シリコン等の高融点
金属を用いることがあるが、ゲート電極として多結晶シ
リコン等の高融点金属を用いると、通常ゲート電極形成
後にソース、ドレイン形成等のため窒化シリコン膜形成
温度以上の高温（９００〜１００σＣ）熱処理工程を必
要とするのでＭＮＯ８型記憶素子の記憶保持特性を悪化
させることが知られている。
発明が解決しようとする問題点
ＭＮＯ８型不揮発性記憶装置は、窒化シリコン膜と、極
薄の二酸化シリコン膜の界面、または窒化シリコン膜の
バｙり中に分布するトラップに半導体側から極薄の二酸
化シリコン膜を介して行われる電荷のトネリング注入と
、その蓄積によってトランジスタのしきい値電圧（ｖｔ
ｈ）を変化させ、情報を記憶させるものであシ、その記
憶保持特性の確保がＭＮＯ８型不揮発性記憶装置の最大
の課題であシ、ゲート電極として多結晶シリコン等の高
融点金属を用いた場合の記憶保持特性の悪化は、実用上
の最大の問題となっていた。
薄の二酸化シリコン膜の界面、または窒化シリコン膜の
バｙり中に分布するトラップに半導体側から極薄の二酸
化シリコン膜を介して行われる電荷のトネリング注入と
、その蓄積によってトランジスタのしきい値電圧（ｖｔ
ｈ）を変化させ、情報を記憶させるものであシ、その記
憶保持特性の確保がＭＮＯ８型不揮発性記憶装置の最大
の課題であシ、ゲート電極として多結晶シリコン等の高
融点金属を用いた場合の記憶保持特性の悪化は、実用上
の最大の問題となっていた。
本発明は上記の問題点に鑑みてなされたもので、ゲート
電極に高融点金属を用いたＭＮＯａ型不揮型性揮発性記
憶装置て、記憶保持特性の優れた、かつ高集積化におい
て飛躍的な向上をはかることのできる製造方法を提供す
るものである。
電極に高融点金属を用いたＭＮＯａ型不揮型性揮発性記
憶装置て、記憶保持特性の優れた、かつ高集積化におい
て飛躍的な向上をはかることのできる製造方法を提供す
るものである。
問題点を解決するだめの手段
上記目的を達成するために本発明は、電子又は正孔のト
ンネリング媒体となりうる極薄の二酸化シリコン膜を形
成する工程と、前記極薄の二酸化シリコン膜上に第１の
窒化シリコン膜を形成する工程と、前記第１の窒化シリ
コン膜正にゲート電極を形成する工程を少なくとも有す
る不揮発性記憶装置の製造方法において、上記第１の窒
化シリコン膜を形成した後に、シランなどのシリコン化
合物とアンモニアとのプラズマ励起反応に基づく気相成
長法によシ第２の窒化シリコン膜を形成する工程を含む
ことを特徴とするものである。
ンネリング媒体となりうる極薄の二酸化シリコン膜を形
成する工程と、前記極薄の二酸化シリコン膜上に第１の
窒化シリコン膜を形成する工程と、前記第１の窒化シリ
コン膜正にゲート電極を形成する工程を少なくとも有す
る不揮発性記憶装置の製造方法において、上記第１の窒
化シリコン膜を形成した後に、シランなどのシリコン化
合物とアンモニアとのプラズマ励起反応に基づく気相成
長法によシ第２の窒化シリコン膜を形成する工程を含む
ことを特徴とするものである。
作用
経験によれば、ＭＮＯＳメモリのゲート絶縁膜である窒
化シリコン膜形成後の高温熱処理による記憶保持特性の
悪化は、窒化シリコン膜の形成条件に強く依存し、窒化
シリコン膜形成後の高温熱処理の温度が窒化シリコン膜
成長温度以下であれば記憶保持特性の悪化はほとんどな
いが、窒化シリコン膜成長温度以上の熱処理になると記
憶保持特性の悪化がおこることが明らかであった。
化シリコン膜形成後の高温熱処理による記憶保持特性の
悪化は、窒化シリコン膜の形成条件に強く依存し、窒化
シリコン膜形成後の高温熱処理の温度が窒化シリコン膜
成長温度以下であれば記憶保持特性の悪化はほとんどな
いが、窒化シリコン膜成長温度以上の熱処理になると記
憶保持特性の悪化がおこることが明らかであった。
また、ゲート絶縁膜である窒化シリコン膜形成後の高温
熱処理が終了した後に、シランガス（ＳｉＨ４）などの
シリコン化合物とアンモニアガス（ＮＨ，）とのプラズ
マ励起反応に基づく気相成長法によシ第２の窒化シリコ
ン膜を形成することによシメそり特性の悪化の少ない優
れた記憶保持特性を得ることもできた。
熱処理が終了した後に、シランガス（ＳｉＨ４）などの
シリコン化合物とアンモニアガス（ＮＨ，）とのプラズ
マ励起反応に基づく気相成長法によシ第２の窒化シリコ
ン膜を形成することによシメそり特性の悪化の少ない優
れた記憶保持特性を得ることもできた。
プラズマ窒化シリコン膜形成による記憶保持特性の改善
現象のメカニズムについて詳細なことは不明であるが、
プラズマ窒化シリコン膜形成におけるシランガスなどの
シリコン化合物とアンモニアガスのプラズマ励起反応に
よシ反応ガス中に発生することが知られている水素が関
与しているものとみられる。
現象のメカニズムについて詳細なことは不明であるが、
プラズマ窒化シリコン膜形成におけるシランガスなどの
シリコン化合物とアンモニアガスのプラズマ励起反応に
よシ反応ガス中に発生することが知られている水素が関
与しているものとみられる。
実施例
以下、具体的な実施例を図面を用いて説明する。
第１図（！Ｌ）〜（ｄ）は、本発明の製造方法の一実施
例を工程順に半導体装置の断面構造で示す図である。
例を工程順に半導体装置の断面構造で示す図である。
第１図（＆）において、Ｐ型シリコン基板１上に、保護
酸化膜２を、さらに窒化シリコン膜３を形成した後、ト
ランジスタ活性領域形成のためにリソグラフィ技術及び
エツチング技術を用いて所定の部分を除去する。
酸化膜２を、さらに窒化シリコン膜３を形成した後、ト
ランジスタ活性領域形成のためにリソグラフィ技術及び
エツチング技術を用いて所定の部分を除去する。
次いで、窒化シリコン膜３をマスクに用いた選択酸化（
ＬＯＣＯ３）技術を利用したフィールド酸化膜４によ多
素子分離を施す。本実施例では、保護酸化膜２を５００
人、窒化シリコン膜３を１２００人程度程度フィールド
酸化膜厚を１μｍ程度とした。
ＬＯＣＯ３）技術を利用したフィールド酸化膜４によ多
素子分離を施す。本実施例では、保護酸化膜２を５００
人、窒化シリコン膜３を１２００人程度程度フィールド
酸化膜厚を１μｍ程度とした。
次いで第１回申）に示す様に、窒化シリコン膜３及び保
護酸化膜２を順次エツチング技術を用いて除去した後、
ＭＮＯ３型不揮発性メモリトランジスタのゲート絶縁膜
である極薄の二酸化シリコン膜６、窒化シリコン膜６、
さらにゲート電極層７を成長する。その後リソグラフィ
技術及びエツチング技術を用いてゲート部分を除いて、
ゲート電極層を、さらに窒化シリコン膜、二酸化シリコ
ン膜を除去する。
護酸化膜２を順次エツチング技術を用いて除去した後、
ＭＮＯ３型不揮発性メモリトランジスタのゲート絶縁膜
である極薄の二酸化シリコン膜６、窒化シリコン膜６、
さらにゲート電極層７を成長する。その後リソグラフィ
技術及びエツチング技術を用いてゲート部分を除いて、
ゲート電極層を、さらに窒化シリコン膜、二酸化シリコ
ン膜を除去する。
本実施例では、トンネリング媒体となる極薄の二酸化シ
リコン膜５を２０人程度、窒化シリコン膜θを５００人
程程度ゲート電極７を多結晶シリコツ４０００程度度と
し形成した。窒化シリコン膜６の形成は、ジクロルシラ
ン（ＳｉＨ２Ｃ１□）ガスとアンモニア（ＮＨ，）ガス
の化学反応を利用した減圧気相成長法によシ施し、成長
温度５ｏｄＣ，ガス流量比ＮＨ３／５ｉＨ２Ｃ１２＝
１０の条件下で行った。
リコン膜５を２０人程度、窒化シリコン膜θを５００人
程程度ゲート電極７を多結晶シリコツ４０００程度度と
し形成した。窒化シリコン膜６の形成は、ジクロルシラ
ン（ＳｉＨ２Ｃ１□）ガスとアンモニア（ＮＨ，）ガス
の化学反応を利用した減圧気相成長法によシ施し、成長
温度５ｏｄＣ，ガス流量比ＮＨ３／５ｉＨ２Ｃ１２＝
１０の条件下で行った。
次いで、第１図（Ｃ）に示す様に、ゲート電極７とフィ
ールド酸化膜４をマスクとしたセルファライン技術を用
いてｎ型不純物のイオン注入をソース８、ドレイン９領
域に施す。次いでソース８、ドレイン９部のアニール、
押し込み等のために９００〜１０００’Ｃ程度の高温熱
処理を施した後、シランガスとアンモニアガスのプラズ
マ励起反応に基づ〈プラズマ気相成長法により、プラズ
マ窒化シリコン膜１ｏを形成する。
ールド酸化膜４をマスクとしたセルファライン技術を用
いてｎ型不純物のイオン注入をソース８、ドレイン９領
域に施す。次いでソース８、ドレイン９部のアニール、
押し込み等のために９００〜１０００’Ｃ程度の高温熱
処理を施した後、シランガスとアンモニアガスのプラズ
マ励起反応に基づ〈プラズマ気相成長法により、プラズ
マ窒化シリコン膜１ｏを形成する。
以上の様な方法で得られた半導体装置の構造での記憶保
持特性の一例を第２図に示す。横軸は書き込み、消去直
後のしきい値電圧、縦軸はその時に蓄積された電荷の減
衰率（ａ ｖｔｈ、／？ｌｏｇｔ；Ｖｔｈ Ｌきい値電
圧、ｔ；時間）を示している。この図の直線の傾きが小
さいほど、記憶保持特性が優れて゛いることを示してい
る。本発明の製造方法によシ作製された不揮発性記憶装
置の記憶保持特性（直線１４）は、プラズマ窒化シリコ
ン膜を成長しない場合（直線１５）に比べて傾きが小さ
く、優れた記憶保持特性を有していることがわかる。
持特性の一例を第２図に示す。横軸は書き込み、消去直
後のしきい値電圧、縦軸はその時に蓄積された電荷の減
衰率（ａ ｖｔｈ、／？ｌｏｇｔ；Ｖｔｈ Ｌきい値電
圧、ｔ；時間）を示している。この図の直線の傾きが小
さいほど、記憶保持特性が優れて゛いることを示してい
る。本発明の製造方法によシ作製された不揮発性記憶装
置の記憶保持特性（直線１４）は、プラズマ窒化シリコ
ン膜を成長しない場合（直線１５）に比べて傾きが小さ
く、優れた記憶保持特性を有していることがわかる。
本実施例では、Ｐ型基板を用いＮチャネル型不揮発性記
憶装置を作製する場合について説明を行ったがＰチャネ
ル型でも使用できることはもちろんであり、ゲート電極
として多結晶シリコン膜以外の高融点金属を用いてもよ
いことはいうまでもない。
憶装置を作製する場合について説明を行ったがＰチャネ
ル型でも使用できることはもちろんであり、ゲート電極
として多結晶シリコン膜以外の高融点金属を用いてもよ
いことはいうまでもない。
本実施例では、ソース８、ドレイン９のｎ型不純物とし
てリン（Ｐ＋）イオンを用い、ソース、ドレインの押し
込み等に、窒素雰囲気中で１００σＣ程度の熱処理を施
した。またプラズマ窒化シリコン膜１０の形成は、パフ
−１００Ｗ、ガス圧０．５Ｔｏｒｒ。
てリン（Ｐ＋）イオンを用い、ソース、ドレインの押し
込み等に、窒素雰囲気中で１００σＣ程度の熱処理を施
した。またプラズマ窒化シリコン膜１０の形成は、パフ
−１００Ｗ、ガス圧０．５Ｔｏｒｒ。
成長温度３ｏσＣ，ガス流量比ＮＨ，／５ｉＨ４＝ ２
ノ条件下で約１ｏＯｏ入形成した。
ノ条件下で約１ｏＯｏ入形成した。
次いで、第１図（ｄ）に示す様に、気相成長技術、リソ
グラフィ技術、エツチング技術を用いて層間絶縁膜１１
、コンタクト孔、金属配線層１２、および保護膜１３の
形成を行うことで、第１図（＋１）に示すごときＮチャ
ネ／Ｌ／ＭＮＯ８型不揮発性記憶装置を作製することが
できる。
グラフィ技術、エツチング技術を用いて層間絶縁膜１１
、コンタクト孔、金属配線層１２、および保護膜１３の
形成を行うことで、第１図（＋１）に示すごときＮチャ
ネ／Ｌ／ＭＮＯ８型不揮発性記憶装置を作製することが
できる。
また本実施例ではプラズマ窒化シリコン膜の形成を、ソ
ース、ドレイン形成直後に実施した場合について述べた
が保護膜形成時に実施しても同様の効果がある。
ース、ドレイン形成直後に実施した場合について述べた
が保護膜形成時に実施しても同様の効果がある。
発明の効果
以上のように、記憶保持特性の非常に優れた不揮発性記
憶装置を作製することができる、Ｍ、ＮＯ３型不揮発性
記憶装置の高性能化、及び多結晶シリコン等の高融点金
属をゲート電極として用いることができ、高集積化に大
きく寄与するものである。
憶装置を作製することができる、Ｍ、ＮＯ３型不揮発性
記憶装置の高性能化、及び多結晶シリコン等の高融点金
属をゲート電極として用いることができ、高集積化に大
きく寄与するものである。
第１図は本発明の一実施例を説明するための工 −程
順断面図、第２図は本発明の詳細な説明するための特性
図である。 １・・・・・・シリコン基板、２ ｒ ４１ ｓ ｔ
１１・・・・・・二酸化シリコン膜、３，６．１０・・
・・・・窒化シリコン膜、Ｔ・・・・・・ゲート電極、
８，９・・・・・・ソース、ドレイン、１２・・・・・
・アルミニウム配線、１３・・・・・・保護膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ｆ−・−シリボン屡Ｊ々 ４、Ｊ□−二ａｔごシラボン縛 ６−−−窒 ｆこ ・Ｉ （（：Ｌ＞ ７−’ｒ ｉｌ！
ｌ及第１図
順断面図、第２図は本発明の詳細な説明するための特性
図である。 １・・・・・・シリコン基板、２ ｒ ４１ ｓ ｔ
１１・・・・・・二酸化シリコン膜、３，６．１０・・
・・・・窒化シリコン膜、Ｔ・・・・・・ゲート電極、
８，９・・・・・・ソース、ドレイン、１２・・・・・
・アルミニウム配線、１３・・・・・・保護膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ｆ−・−シリボン屡Ｊ々 ４、Ｊ□−二ａｔごシラボン縛 ６−−−窒 ｆこ ・Ｉ （（：Ｌ＞ ７−’ｒ ｉｌ！
ｌ及第１図
Claims (3)
- （１）一導電型半導体基板面に、電子又は正孔のトンネ
リング媒体となりうる極薄の二酸化シリコン膜を形成す
る工程と、前記二酸化シリコン膜上に第１の窒化シリコ
ン膜を形成する工程と、前記第１の窒化シリコン膜上に
ゲート電極を形成する工程と、前記第１の窒化シリコン
膜を形成した後に、シリコン化合物とアンモニアとのプ
ラズマ励起反応に基づく気相成長法により第２の窒化シ
リコン膜を形成する工程を含むことを特徴とする不揮発
性記憶装置の製造方法。 - （２）第２の窒化シリコン膜を形成する工程が第１の窒
化シリコン膜の成長温度以上の熱処理工程が終了した後
に行われることを特徴とする特許請求の範囲第１項記載
の不揮発性記憶装置の製造方法。 - （３）ゲート電極が多結晶シリコン、または高融点金属
からなる特許請求の範囲第１項又は第２項記載の不揮発
性記憶装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60105172A JPS61263281A (ja) | 1985-05-17 | 1985-05-17 | 不揮発性記憶装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60105172A JPS61263281A (ja) | 1985-05-17 | 1985-05-17 | 不揮発性記憶装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61263281A true JPS61263281A (ja) | 1986-11-21 |
Family
ID=14400259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60105172A Pending JPS61263281A (ja) | 1985-05-17 | 1985-05-17 | 不揮発性記憶装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61263281A (ja) |
-
1985
- 1985-05-17 JP JP60105172A patent/JPS61263281A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10312336B2 (en) | Memory transistor with multiple charge storing layers and a high work function gate electrode | |
| US7060594B2 (en) | Memory device and method of manufacturing including deuterated oxynitride charge trapping structure | |
| US20080169501A1 (en) | Flash memory device with hybrid structure charge trap layer and method of manufacturing same | |
| JPH10135207A (ja) | Ｎ２ｏガスを用いた薄膜形成方法 | |
| CN104769724A (zh) | 具有多个电荷存储层的存储器晶体管 | |
| JP3383632B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| US6916709B2 (en) | Non-volatile semiconductor memory device and manufacturing method for the same | |
| JPH05129630A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPH061839B2 (ja) | 不揮発性記憶装置の製造方法 | |
| JPH0992738A (ja) | 半導体装置およびその製造方法 | |
| JP2506726B2 (ja) | 不揮発性記憶装置の製造方法 | |
| JPH0888286A (ja) | 半導体記憶装置の製造方法 | |
| US20130224943A1 (en) | Memory Device Structure and Method | |
| JPH06296029A (ja) | 半導体不揮発性記憶素子とその製造方法 | |
| JPH0665232B2 (ja) | 半導体記憶装置の製造方法 | |
| JPS59188977A (ja) | 半導体不揮発性記憶装置の製造方法 | |
| JPH0422031B2 (ja) | ||
| JPS61290771A (ja) | 半導体記憶装置の製造方法 | |
| JPH05129632A (ja) | 電荷トラツプ膜 | |
| JPH01264268A (ja) | 不揮発性記憶装置の製造方法 | |
| JPS61287274A (ja) | 半導体記憶装置の製造方法 | |
| JPH0259631B2 (ja) | ||
| JPS58212180A (ja) | 不揮発性記憶装置およびその製造方法 | |
| JPS61288471A (ja) | 半導体記憶装置の製造方法 | |
| JPH0341775A (ja) | 半導体記憶装置の製造方法 |