JPS61276377A - 電界効果型化合物半導体装置 - Google Patents
電界効果型化合物半導体装置Info
- Publication number
- JPS61276377A JPS61276377A JP60118205A JP11820585A JPS61276377A JP S61276377 A JPS61276377 A JP S61276377A JP 60118205 A JP60118205 A JP 60118205A JP 11820585 A JP11820585 A JP 11820585A JP S61276377 A JPS61276377 A JP S61276377A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- undoped
- type
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
- H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
Landscapes
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ＧａＡｓ ／ ｎ−ＡＪＧａＡｓ ヘテロ接合ＦＥＴに
おいて、キャリア供給層となるｎ−ＡｌｌＧａＡｓのモ
ル比を０．１以上０．２２以下となし、かつチャネル部
にダブルへテロ構造を用いることにより、閾値電圧の室
温と低温における変動を小さくなし、且つシートキャリ
ア濃度り、の低下を防止する。
おいて、キャリア供給層となるｎ−ＡｌｌＧａＡｓのモ
ル比を０．１以上０．２２以下となし、かつチャネル部
にダブルへテロ構造を用いることにより、閾値電圧の室
温と低温における変動を小さくなし、且つシートキャリ
ア濃度り、の低下を防止する。
本発明はチャネルにヘテロ接合を用いた電界効果型半導
体装置に係シ、特に室温と低温における閾値変動を小さ
く抑えることができる素子構造に関する。
体装置に係シ、特に室温と低温における閾値変動を小さ
く抑えることができる素子構造に関する。
従来、ヘテロ接合をチャネル部に用いた電界効果型半導
体装置（ＦＩＴ ）では、通常チャネルとして、アンド
ープのＧａＡｓ層とｎ−ＡｌＧａＡｓ層のへテロ接合の
アンドープＧａＡｓ層側界面に生ずる高移動度２次元電
子ガスを利用し、高速動作を達成している。
体装置（ＦＩＴ ）では、通常チャネルとして、アンド
ープのＧａＡｓ層とｎ−ＡｌＧａＡｓ層のへテロ接合の
アンドープＧａＡｓ層側界面に生ずる高移動度２次元電
子ガスを利用し、高速動作を達成している。
第５図にその素子断面を表わしている。半絶縁性ＧａＡ
ｓ基板５１上に、バッファ層のＧａＡａ ５２ ｒ ２
次元電子ガス（２ＤＥＧ）層５７が形成されるアンド一
層がエピタキシャルに形成され、ソース、ドレイン電極
間、５９及びゲート電極ωが設けられている。
ｓ基板５１上に、バッファ層のＧａＡａ ５２ ｒ ２
次元電子ガス（２ＤＥＧ）層５７が形成されるアンド一
層がエピタキシャルに形成され、ソース、ドレイン電極
間、５９及びゲート電極ωが設けられている。
通常の場合、ｎ−ＡｊＧｍＡｓ ５４のＡｊのモル比は
Ｘ＝０．３がほとんどである。これは、ヘテロ接合団に
おけるバンドの不連続はなるべく大きくとった゛ 方が
シートキャリア濃度ｎ、が大きくできるため、ＧａＡｓ
／ＡｊＧａＡｓの格子のミスマツチが許容される範囲内
でＡｊのモル比Ｘを大きくしようとしたためであシ、こ
れらのことがらｘ：０．３が選ばれている。
Ｘ＝０．３がほとんどである。これは、ヘテロ接合団に
おけるバンドの不連続はなるべく大きくとった゛ 方が
シートキャリア濃度ｎ、が大きくできるため、ＧａＡｓ
／ＡｊＧａＡｓの格子のミスマツチが許容される範囲内
でＡｊのモル比Ｘを大きくしようとしたためであシ、こ
れらのことがらｘ：０．３が選ばれている。
第４図に従来のＧａＡｓ層 ｎ−ＡＪＧａＡａヘテロ構
造部のエネルギバンド図を表わしてあり、ｘ：０．３で
は、ＧａＡｓ層 ｎ−ＡｊＧａＡｓ の格子のミス
マツチはほと□んど問題にならない。しかし、！＞０．
３ Ｋなると、第４図にＥ、と指示するように界面準位
が生じ素子特性が劣化する。
造部のエネルギバンド図を表わしてあり、ｘ：０．３で
は、ＧａＡｓ層 ｎ−ＡｊＧａＡｓ の格子のミス
マツチはほと□んど問題にならない。しかし、！＞０．
３ Ｋなると、第４図にＥ、と指示するように界面準位
が生じ素子特性が劣化する。
上述のように、ｘ＝０．３とした従来の素子においては
、十分高速動作が可能であるが、ｎ−Ａｌ６．ＨＧ ａ
６ 、ｙ Ａ ｓはＤＸセンターと呼ばれる深い不純
物準位を有するため、これを用いて作製した素子では、
室温における閾値電圧ｖｔｈと低温（７７Ｋ ）におけ
るｖｔｈが大きく異なるという問題がある。例えば、３
００ Ｋ ”ｔ’ ｆ） Ｖｔｈ ＝ −０，８Ｖが７
７にテＶｔｈ＝−０，３Ｖに変わってしまう。
、十分高速動作が可能であるが、ｎ−Ａｌ６．ＨＧ ａ
６ 、ｙ Ａ ｓはＤＸセンターと呼ばれる深い不純
物準位を有するため、これを用いて作製した素子では、
室温における閾値電圧ｖｔｈと低温（７７Ｋ ）におけ
るｖｔｈが大きく異なるという問題がある。例えば、３
００ Ｋ ”ｔ’ ｆ） Ｖｔｈ ＝ −０，８Ｖが７
７にテＶｔｈ＝−０，３Ｖに変わってしまう。
これに対して、Ｘ≦０．２２のｎ−Ａｊｚ Ｇａｌ−１
Ａａを用いた素子では％ ｖｔｈの室温と低温での変動
は十分小さくできることがわかっている。しかし表から
、この構造ではチャネルのシートキャリア濃度ｎ、が減
少し、ＦＥＴ％性が劣化するという欠点が生ずる。
Ａａを用いた素子では％ ｖｔｈの室温と低温での変動
は十分小さくできることがわかっている。しかし表から
、この構造ではチャネルのシートキャリア濃度ｎ、が減
少し、ＦＥＴ％性が劣化するという欠点が生ずる。
本発明はＧａＡｓ ／ ｎ−ＡＪＧａＡｓヘテロ接合を
チャネルに用いるＦＥＴにおいて、原子供給ｌとなるｎ
−ｈｌｘＧａ、−ｘＡｓのＡｌのモル比Ｘを０．１≦ｘ
≦０．２２となし、かつチャネル部をダブルへテロ構造
とする。
チャネルに用いるＦＥＴにおいて、原子供給ｌとなるｎ
−ｈｌｘＧａ、−ｘＡｓのＡｌのモル比Ｘを０．１≦ｘ
≦０．２２となし、かつチャネル部をダブルへテロ構造
とする。
第１図の実施例を採って説明すると、アンドープＧａＡ
ｓ層５の上側及び下側にｎ−Ａｌ６４ ｃａＯＪ Ａｓ
層６及び４が備えられ、それぞれの眉間にヘテロ接合が
形成されており、所謂ダブルへテロ構造となっている。
ｓ層５の上側及び下側にｎ−Ａｌ６４ ｃａＯＪ Ａｓ
層６及び４が備えられ、それぞれの眉間にヘテロ接合が
形成されており、所謂ダブルへテロ構造となっている。
それによシ、上、下のｎ−Ａ７６４ Ｇａ＠４ＡＩ層６
．４がそれぞれ電子供給層として機能し、２つの電子供
給層から生じる２次元電子ガスはアンドープＧａＡｓ層
５が十分薄い時は２つのチャネルとならずに実効的に１
つのチャネルとして作用し、チャネルのｎ、はシングル
へテロ構造のｎ、の約２倍となる。
．４がそれぞれ電子供給層として機能し、２つの電子供
給層から生じる２次元電子ガスはアンドープＧａＡｓ層
５が十分薄い時は２つのチャネルとならずに実効的に１
つのチャネルとして作用し、チャネルのｎ、はシングル
へテロ構造のｎ、の約２倍となる。
一方、第３図にＡｊＧａＡｓのＡＪのモル比とドーパン
トのイオン化エネルギの関係を示すよりに、ｘ＝０．２
２以下の場合、イオン化エネルギは十分小さく々シ、深
い準位が形成されていな、い。
トのイオン化エネルギの関係を示すよりに、ｘ＝０．２
２以下の場合、イオン化エネルギは十分小さく々シ、深
い準位が形成されていな、い。
以上のことから、本発明によれば、電子供給層のＡｊ
Ｘ Ｇａ １−Ｘ ＡｓのＡｌのモル比ｘｔ−０，２２
以下となすことによりイオン化エネルギを十分小さくで
き、低温にしてもＶｔｈが変動することが防止できる。
Ｘ Ｇａ １−Ｘ ＡｓのＡｌのモル比ｘｔ−０，２２
以下となすことによりイオン化エネルギを十分小さくで
き、低温にしてもＶｔｈが変動することが防止できる。
一方、ＡＡＩのモル比Ｘが小さくなってＧａＡｓ層 ｎ
−ＡＪｆ。
−ＡＪｆ。
Ｇａｌ−１ＡｓＩのエネルギバンドの不連続性が小さく
なることに伴ない、チャネルのシートキャリア濃度ｎ、
が低下する欠点は、タプルヘテロ構造を用いることによ
シ改善することができ、両件用によシ低温で特性が安定
で且つｎ、が大で大きい電流を流すことができる高速半
導体装置が得られる。
なることに伴ない、チャネルのシートキャリア濃度ｎ、
が低下する欠点は、タプルヘテロ構造を用いることによ
シ改善することができ、両件用によシ低温で特性が安定
で且つｎ、が大で大きい電流を流すことができる高速半
導体装置が得られる。
なお本発明において、上述のようにアンドープＧａＡｓ
５層の厚さを十分薄くして２つの電子供給層から生ず
る２次元電子ガスが１つのチャネルとなるようにするこ
とが望ましく％１００Ａ位の膜厚が最も望ましく、ａｏ
Ｘ〜２００Ｘの範囲の膜厚が実用上適用できる。６０Ｘ
よシ薄いアンドープＧａＡｓ層を用いると、該層を流れ
るキャリアが上・下のＡｌｘ Ｇａ １− ｚ＠ＡＩに
よる散乱を受は移動度が低下して、。
５層の厚さを十分薄くして２つの電子供給層から生ず
る２次元電子ガスが１つのチャネルとなるようにするこ
とが望ましく％１００Ａ位の膜厚が最も望ましく、ａｏ
Ｘ〜２００Ｘの範囲の膜厚が実用上適用できる。６０Ｘ
よシ薄いアンドープＧａＡｓ層を用いると、該層を流れ
るキャリアが上・下のＡｌｘ Ｇａ １− ｚ＠ＡＩに
よる散乱を受は移動度が低下して、。
しまう。一方２００ Ｘ以上のアンドープＧａＡｓ層を
用いると、ゲート電極とチャネルとの距離が太きくなり
ｇｍ（相互コンダクタンス）が小さくなってしまい望ま
しくない。
用いると、ゲート電極とチャネルとの距離が太きくなり
ｇｍ（相互コンダクタンス）が小さくなってしまい望ま
しくない。
第１図に本発明の実施例の素子断面を表わし、第２図に
そのエネルギバンド図を表わしている。
そのエネルギバンド図を表わしている。
第１図に示すように、半絶縁性ＧａＡｓ＋基板１上ニ次
の各層がエピタキシャル成長によ多形成されている。
の各層がエピタキシャル成長によ多形成されている。
膜厚 キャリア濃度
２：アンドープＧａＡｓ １０００ Ａ３：
アンドープＡｊｌ、ｌＧｍ６．＠Ａｓ ２００又４：
ｎ−ＡＪ６４Ｇａ０．ｇＡＩＢ ２００Ｘ
１．９Ｘ１０”ａｍ−”５：アンドープＧａＡｓ
１ＧＯＡ６ ： ｎ−Ａノロ４Ｇａ＠４Ａｌ
２５０〜４００Ａ １−９Ｘ１０”ａｍ−”？
： ｎ −ＧａＡｓ ７００Ｘ
１．９Ｘ１０”ａｍ−”ここで、７はオーミック・
コンタクトを良好になすための層である。
アンドープＡｊｌ、ｌＧｍ６．＠Ａｓ ２００又４：
ｎ−ＡＪ６４Ｇａ０．ｇＡＩＢ ２００Ｘ
１．９Ｘ１０”ａｍ−”５：アンドープＧａＡｓ
１ＧＯＡ６ ： ｎ−Ａノロ４Ｇａ＠４Ａｌ
２５０〜４００Ａ １−９Ｘ１０”ａｍ−”？
： ｎ −ＧａＡｓ ７００Ｘ
１．９Ｘ１０”ａｍ−”ここで、７はオーミック・
コンタクトを良好になすための層である。
次に、成長基板表面にオーミック・コンタクト用金属か
らなるソース及びドレイン電極８及び９（ＡｕＧｅ ／
Ａｕ等）がリフトオフ法等によυ形成され、加熱等を
施す合金法によシ、２次元原子ガスが形成されるアンド
ープＧａＡｓ層５に接触せしめられている。
らなるソース及びドレイン電極８及び９（ＡｕＧｅ ／
Ａｕ等）がリフトオフ法等によυ形成され、加熱等を
施す合金法によシ、２次元原子ガスが形成されるアンド
ープＧａＡｓ層５に接触せしめられている。
次に、ソース及びゲート電極８及び９間のｎ−ＧａＡｓ
層７が部分的にエツチング除去され、その部分にシミッ
トキ接合用金属からたるゲート電極１Ｇ（Ａｊ等）が形
成されている。
層７が部分的にエツチング除去され、その部分にシミッ
トキ接合用金属からたるゲート電極１Ｇ（Ａｊ等）が形
成されている。
５のアンドープＧａＡｓのチャネル層を１００ Ｘとし
た時、２つの電子供給層のＡノロ、１ Ｇｍｇ４ Ａｓ
４ ＋ ６から生じる２次元電子ガスは２つのチャネ
ルとならずに、実効的に１つのチャネルとして作用する
ことがわかっておシ、その状態が第２図のエネルギバン
ド図に表われている。
た時、２つの電子供給層のＡノロ、１ Ｇｍｇ４ Ａｓ
４ ＋ ６から生じる２次元電子ガスは２つのチャネ
ルとならずに、実効的に１つのチャネルとして作用する
ことがわかっておシ、その状態が第２図のエネルギバン
ド図に表われている。
６０ｎ−Ａｊ６４ Ｇｍｇ、＠Ａｓは上部の電子供給層
であると同時くいゲートの金属（Ａりとショットキ障壁
を形成する。そして、この層の厚さＫよシ、ＦＥＴのｖ
ｔｈを決定することができる。例えば、約２５０ Ｘで
エンハンスメント・モートドなり、４００又でディプレ
ッション・モートドする。
であると同時くいゲートの金属（Ａりとショットキ障壁
を形成する。そして、この層の厚さＫよシ、ＦＥＴのｖ
ｔｈを決定することができる。例えば、約２５０ Ｘで
エンハンスメント・モートドなり、４００又でディプレ
ッション・モートドする。
本実施例によれば、例えば３００にで閾値（Ｖｔｈ）２
＞Ｅ−ｏ、ｓｖｏ場合、低温７７にで−０，７ｖ程度と
、Ｖｔｈの変動を従来よシ大幅に少なくでき、一方、シ
ートキャリア濃度ｎ、もダブルへテロ接合によシ約２倍
にできる。
＞Ｅ−ｏ、ｓｖｏ場合、低温７７にで−０，７ｖ程度と
、Ｖｔｈの変動を従来よシ大幅に少なくでき、一方、シ
ートキャリア濃度ｎ、もダブルへテロ接合によシ約２倍
にできる。
以上のことから明らかなように、本発明によれば、従来
のＨＥＭＴの開発動向と逆に、チャネルのキャリアのシ
ート濃度ｎ、よシも、低温に冷した時の閾値電圧（Ｖｔ
ｈ）の変動防止を重点におき、キャリア供給層のＡｊの
モル比を小さくなし、−Ｖｔｈの変化を小さくでき、一
方チャネルのｎ８の低下も防止することが可能となる。
のＨＥＭＴの開発動向と逆に、チャネルのキャリアのシ
ート濃度ｎ、よシも、低温に冷した時の閾値電圧（Ｖｔ
ｈ）の変動防止を重点におき、キャリア供給層のＡｊの
モル比を小さくなし、−Ｖｔｈの変化を小さくでき、一
方チャネルのｎ８の低下も防止することが可能となる。
それによシ、本発明によシ、安定で、高速、高性能な半
導体装置が提供可能となる。
導体装置が提供可能となる。
第１図は本発明の実施例の要部断面図、第２図はキ実施
例のエネルギバンド図、第３図はＸ値とイオン化エネル
ギの関係を示す線図、 第４図は従来例のエネルギバンド図である。 福Ｓ１ｚばイＬ米例の町＋ｉ１ｍで漬も。 １・・・ＧａＡ＠基板 ２・・・アンドープＧａＡｓ ３・・・アンドープＡＪ（１，ｇＧａ６．＠Ａｓ４ ”
” ｎ−Ａｊ１）４Ｇ＆。４ＡＩＩ５・・・アンドープ
ＧａＡｓ ６ Ｈ＝ ｎ−Ａｊ（１４Ｇａ（１，８Ａｓ７ …
ｎ−ＧａＡｓ ８．９・・・ソース、ドレイン電極 １０・・・ゲート電極 特許出願・大 富士通株式会社 代理人弁理士 玉 蟲 久 五 部 （外１名） 本発明の実施例の要部断面図 第 １ 図 ｎ−ＡＩｏ２Ｇａ６ｓＡｓ 本発明の実施例のエネルギバンド図 第 ２ 図
例のエネルギバンド図、第３図はＸ値とイオン化エネル
ギの関係を示す線図、 第４図は従来例のエネルギバンド図である。 福Ｓ１ｚばイＬ米例の町＋ｉ１ｍで漬も。 １・・・ＧａＡ＠基板 ２・・・アンドープＧａＡｓ ３・・・アンドープＡＪ（１，ｇＧａ６．＠Ａｓ４ ”
” ｎ−Ａｊ１）４Ｇ＆。４ＡＩＩ５・・・アンドープ
ＧａＡｓ ６ Ｈ＝ ｎ−Ａｊ（１４Ｇａ（１，８Ａｓ７ …
ｎ−ＧａＡｓ ８．９・・・ソース、ドレイン電極 １０・・・ゲート電極 特許出願・大 富士通株式会社 代理人弁理士 玉 蟲 久 五 部 （外１名） 本発明の実施例の要部断面図 第 １ 図 ｎ−ＡＩｏ２Ｇａ６ｓＡｓ 本発明の実施例のエネルギバンド図 第 ２ 図
Claims (1)
- 【特許請求の範囲】 基板上に、ｎ形Ａｌ＿ｘＧａ＿１＿−＿ｘＡｓ（０．１
≦ｘ≦０．２２）からなる第１のキャリア供給層、チャ
ネル層のＧａＡｓ層及びｎ形Ａｌ＿ｙＧａ＿１＿−＿ｙ
Ａｓ（０．１≦ｙ≦０．２２）からなる第２のキャリア
供給層の各半導体層が結晶学的に適合して形成され、 該チャネル層のＧａＡｓ層に接続する１対の電極と、該
１対の電極間の第２のキャリア供給層側に配設されたゲ
ート電極とを有することを特徴とする電界効果型化合物
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60118205A JPS61276377A (ja) | 1985-05-31 | 1985-05-31 | 電界効果型化合物半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60118205A JPS61276377A (ja) | 1985-05-31 | 1985-05-31 | 電界効果型化合物半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61276377A true JPS61276377A (ja) | 1986-12-06 |
| JPH0156544B2 JPH0156544B2 (ja) | 1989-11-30 |
Family
ID=14730795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60118205A Granted JPS61276377A (ja) | 1985-05-31 | 1985-05-31 | 電界効果型化合物半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61276377A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01173760A (ja) * | 1987-12-28 | 1989-07-10 | Matsushita Electric Ind Co Ltd | ヘテロ接合電界効果トランジスタ |
-
1985
- 1985-05-31 JP JP60118205A patent/JPS61276377A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01173760A (ja) * | 1987-12-28 | 1989-07-10 | Matsushita Electric Ind Co Ltd | ヘテロ接合電界効果トランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0156544B2 (ja) | 1989-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5105241A (en) | Field effect transistor | |
| US4772925A (en) | High speed switching field effect transistor | |
| JPH023937A (ja) | 電界効果型トランジスタ | |
| JPS6359272B2 (ja) | ||
| JPS61276377A (ja) | 電界効果型化合物半導体装置 | |
| JPS61147577A (ja) | 相補型半導体装置 | |
| JPS6242569A (ja) | 電界効果型トランジスタ | |
| JPH01143270A (ja) | 半導体装置 | |
| JPH0511656B2 (ja) | ||
| JPS63161678A (ja) | 電界効果トランジスタ | |
| JPS5891681A (ja) | 電界効果型トランジスタ | |
| JP2500459B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP2655594B2 (ja) | 集積型半導体装置 | |
| JPH0261149B2 (ja) | ||
| JPS6027172A (ja) | 電界効果トランジスタ装置 | |
| JPH05275453A (ja) | 接合ｆｅｔ及びその製造方法 | |
| JP2695832B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JPH01166568A (ja) | 半導体装置 | |
| JPS609174A (ja) | 半導体装置 | |
| JPS6317563A (ja) | 半導体装置 | |
| JPH0368143A (ja) | ヘテロ接合電界効果トランジスタ | |
| JPS63236358A (ja) | 半導体装置 | |
| JPS61171170A (ja) | 半導体装置 | |
| Seo et al. | A In 0.53 Ga 0.47 As-In 0.52 Al 0.48 As single quantum well field-effect transistor | |
| JPH04101436A (ja) | 電界効果トランジスタ |