JPS61290375A - 電子回路の検査装置 - Google Patents
電子回路の検査装置Info
- Publication number
- JPS61290375A JPS61290375A JP60132339A JP13233985A JPS61290375A JP S61290375 A JPS61290375 A JP S61290375A JP 60132339 A JP60132339 A JP 60132339A JP 13233985 A JP13233985 A JP 13233985A JP S61290375 A JPS61290375 A JP S61290375A
- Authority
- JP
- Japan
- Prior art keywords
- test
- terminal
- signal
- block
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電子回路の検査装置に関するものである。
従来の技術
従来、電子回路の内でも特に、モノリシックな半導体集
積回路装置では、１チツプ上に集積される回路規模が大
きな場合や複雑な回路の場合、検査時のみ動作するテス
ト回路の付加なしで完全な機能検査を行なうことは、非
常に困難である。そこで、回路を複数個の機能ブロック
に分割し、その各機能ブロックごとに、その機能を検査
するために最適な信号を直接入出力できるように、テス
ト状態であることを示すテスト端子と、どの機能ブロッ
クの検査を行なっているかを示すテストモード入力端子
を用いて、複雑な電子回路装置の機能検査を行なってい
る。
積回路装置では、１チツプ上に集積される回路規模が大
きな場合や複雑な回路の場合、検査時のみ動作するテス
ト回路の付加なしで完全な機能検査を行なうことは、非
常に困難である。そこで、回路を複数個の機能ブロック
に分割し、その各機能ブロックごとに、その機能を検査
するために最適な信号を直接入出力できるように、テス
ト状態であることを示すテスト端子と、どの機能ブロッ
クの検査を行なっているかを示すテストモード入力端子
を用いて、複雑な電子回路装置の機能検査を行なってい
る。
第２図に従来の回路例を示す。ＩＮｌ、２は入力端子、
０ＵＴ１は出力端子、人、Ｂは機能ブロックであり、ス
イッチＳＷ１ 、ＳＷ２を介してそれぞれが接続されて
いる。ＴＥＳＴはテスト入力端子、ＴＭＯＤＫはテスト
モード入力端子で、テストコントロールブロックＣの入
力となっている。
０ＵＴ１は出力端子、人、Ｂは機能ブロックであり、ス
イッチＳＷ１ 、ＳＷ２を介してそれぞれが接続されて
いる。ＴＥＳＴはテスト入力端子、ＴＭＯＤＫはテスト
モード入力端子で、テストコントロールブロックＣの入
力となっている。
テストコントロールブロックＣは、ＴＥＳＴ及びＴＭＯ
ＤＥの信号を解読し、スイッチＳＷ１．２をａ又はｂ側
に切換える。
ＤＥの信号を解読し、スイッチＳＷ１．２をａ又はｂ側
に切換える。
以下第２図に従って動作を説明する。通常の動作状態（
テスト状態ではない状態）では、テスト入力端子ＴＥＳ
ＴはＬ”となっておりテストモード入力端子ＴＭＯＤＩ
！：からの信号Ｓ１を無視しでいる。また、テストコン
トロールブロックＣからの信号Ｓ２により、各スイッチ
ＳＷ１，２はａ側に切換えられている。よって、入力端
子工Ｎ１からの信号Ｓ３は機能ブロック人に入力され、
機能ブロックＢには入力端子ＩＮ２からの信号Ｓ４と機
能ブロック人からの信号Ｓ６とが入力され、機能ブロッ
クＢからの信号Ｓ６を出力端子０ＵＴ１に出力する。
テスト状態ではない状態）では、テスト入力端子ＴＥＳ
ＴはＬ”となっておりテストモード入力端子ＴＭＯＤＩ
！：からの信号Ｓ１を無視しでいる。また、テストコン
トロールブロックＣからの信号Ｓ２により、各スイッチ
ＳＷ１，２はａ側に切換えられている。よって、入力端
子工Ｎ１からの信号Ｓ３は機能ブロック人に入力され、
機能ブロックＢには入力端子ＩＮ２からの信号Ｓ４と機
能ブロック人からの信号Ｓ６とが入力され、機能ブロッ
クＢからの信号Ｓ６を出力端子０ＵＴ１に出力する。
テスト状態では、テスト入力端子ＴｌＣ３Ｔは′Ｈ”レ
ベルとなりテストモード入力端子ＴＭＯＤＥからの信号
Ｓ１のレベルが′Ｈ”か、またはＬ”かによって、スイ
ッチＳＷ１．２は第１表の様にａ又はｂ側に切換えられ
る。テストモード入力端子ＴＭＯＤＥが″Ｌ″レベルの
場合、スイッチＳＷ１はａ側に、スイッチＳＷ２はｂ側
に切換えられ、機能ブロック人を検査するだめに必要な
入力信号を入力端子ＩＮ１より、出力信号を出力端子０
ＵＴ１より、それぞれ直接みることが可能となる。また
、テストモード入力端子ＴＭＯＤＥがＨ”レベルの場合
、スイッチＳＷ１ばｂ側に、スイッチＳＷ２はａ側に切
換えられ、機能ブロックＢを検査するために必要な入力
信号を入力端子工Ｎ１及びＩＮ２より、そして出力信号
を出力端子ｏｔｙ’ｒ１より、直接みることが可能とな
る。
ベルとなりテストモード入力端子ＴＭＯＤＥからの信号
Ｓ１のレベルが′Ｈ”か、またはＬ”かによって、スイ
ッチＳＷ１．２は第１表の様にａ又はｂ側に切換えられ
る。テストモード入力端子ＴＭＯＤＥが″Ｌ″レベルの
場合、スイッチＳＷ１はａ側に、スイッチＳＷ２はｂ側
に切換えられ、機能ブロック人を検査するだめに必要な
入力信号を入力端子ＩＮ１より、出力信号を出力端子０
ＵＴ１より、それぞれ直接みることが可能となる。また
、テストモード入力端子ＴＭＯＤＥがＨ”レベルの場合
、スイッチＳＷ１ばｂ側に、スイッチＳＷ２はａ側に切
換えられ、機能ブロックＢを検査するために必要な入力
信号を入力端子工Ｎ１及びＩＮ２より、そして出力信号
を出力端子ｏｔｙ’ｒ１より、直接みることが可能とな
る。
＊ ＤＯＮ Ｔ ＣＡＲＩＣ
第 １ 表
発明が解決しようとする問題点
ところが、上記のテスト回路は、下記の問題点を有して
いる。即ち、回路規模が増大したり、複雑化し、検査上
多くの機能ブロックに分割した場合、テストモードを作
成するだめの入力端子数が増大することとなり、ユーザ
ーにとって使用不可な入力端子数が増大するという欠点
があった。第３図に最大８つのテストモードを作成でき
る回路例を示す。スイッチを含む機能ブロック群Ｇのス
イッチをコントロールするため、テストコントロールブ
ロックＣには、テスト端子ＴＥＳＴ以外３ビ、トの信号
を入力するだめにテストモード入力端子ＴＭＯＤＥ１〜
３の３入力端子が必要となる。
いる。即ち、回路規模が増大したり、複雑化し、検査上
多くの機能ブロックに分割した場合、テストモードを作
成するだめの入力端子数が増大することとなり、ユーザ
ーにとって使用不可な入力端子数が増大するという欠点
があった。第３図に最大８つのテストモードを作成でき
る回路例を示す。スイッチを含む機能ブロック群Ｇのス
イッチをコントロールするため、テストコントロールブ
ロックＣには、テスト端子ＴＥＳＴ以外３ビ、トの信号
を入力するだめにテストモード入力端子ＴＭＯＤＥ１〜
３の３入力端子が必要となる。
すなわち完全なテストを行なうためにテストモードを増
加させればそれに対応するモード設定のだめの入力端子
が増加することとなる。
加させればそれに対応するモード設定のだめの入力端子
が増加することとなる。
本発明は、このような問題点を解決するもので、テスト
時専用のテストモード入力端子を１つ設けることで、テ
ストモードの設定数を限りなく作成できる回路を提供す
ることを目的とするものである。
時専用のテストモード入力端子を１つ設けることで、テ
ストモードの設定数を限りなく作成できる回路を提供す
ることを目的とするものである。
問題点を解決するだめの手段
上述の問題点を解決するために本発明は、テストモード
を作り出すためのクロック信号を入力するカウンタを設
け、テストモード端子からのクロックの数をカウントす
ることにより、数多くのテストモードを発生することが
可能な電子回路の検査装置である。
を作り出すためのクロック信号を入力するカウンタを設
け、テストモード端子からのクロックの数をカウントす
ることにより、数多くのテストモードを発生することが
可能な電子回路の検査装置である。
作用
上記の構成により、テストモード設定用の端子１つで複
数のテストモードを発生させ、電子回路の細かな検査を
可能とするものである。
数のテストモードを発生させ、電子回路の細かな検査を
可能とするものである。
実施例
第１図は、本発明の一実施例による回路図である。ＩＮ
１〜工Ｎｎは入力端子、ＯＵ Ｔ １〜ＯＵＴｍは出力
端子であり、それぞれ切換スイッチを含む機能ブロック
群Ｇに接続されている。ＴＥＳＴはテスト端子、ＴＭＯ
ＤＩＣはテストモード入力端子であり、Ｃはテストコン
トロールブロックである。
１〜工Ｎｎは入力端子、ＯＵ Ｔ １〜ＯＵＴｍは出力
端子であり、それぞれ切換スイッチを含む機能ブロック
群Ｇに接続されている。ＴＥＳＴはテスト端子、ＴＭＯ
ＤＩＣはテストモード入力端子であり、Ｃはテストコン
トロールブロックである。
１はインバータ、２〜４はリセットのかかるＴフリップ
フロップであり、テスト端子ＴＥＳＴからの信号Ｓ１２
の反転信号でリセットされる。まだ、テストモード端子
ＴＭＯＤＥからの信号Ｓ１１はＴフリップフロップ２０
Ｔ入力となり、Ｔフリップフロップ２及び３のＱ出力を
、それぞれ順にＴフリップフロップ３及び４のＴ入力と
し、ＵＰカウンタを構成している。さらに、各Ｔフリッ
プフロップのＱ出力信号８１３〜１５は、信号Ｓ１２と
ともにテストコントロールブロックＣに入力されている
。テストコントロールブロックＣからは、機能ブロック
群Ｇのスイッチを切換えるために必要な信号３１６が出
力され、機能ブロック群ＧＫ入力されている。
フロップであり、テスト端子ＴＥＳＴからの信号Ｓ１２
の反転信号でリセットされる。まだ、テストモード端子
ＴＭＯＤＥからの信号Ｓ１１はＴフリップフロップ２０
Ｔ入力となり、Ｔフリップフロップ２及び３のＱ出力を
、それぞれ順にＴフリップフロップ３及び４のＴ入力と
し、ＵＰカウンタを構成している。さらに、各Ｔフリッ
プフロップのＱ出力信号８１３〜１５は、信号Ｓ１２と
ともにテストコントロールブロックＣに入力されている
。テストコントロールブロックＣからは、機能ブロック
群Ｇのスイッチを切換えるために必要な信号３１６が出
力され、機能ブロック群ＧＫ入力されている。
以下第１図を用いて本発明の一実施例を説明する。テス
ト端子ＴＫＳＴからの信号Ｓ１２はテスト状態で”Ｈ”
レベルとなる信号であり、Ｔフリップフロップ２〜４は
、通常状態でリセットがかかっており、テスト状態にな
ると、テストモード端子ＴＭＯＤＫからの信号Ｓ１１の
クロックの数をアップカウントしはじめることとなる。
ト端子ＴＫＳＴからの信号Ｓ１２はテスト状態で”Ｈ”
レベルとなる信号であり、Ｔフリップフロップ２〜４は
、通常状態でリセットがかかっており、テスト状態にな
ると、テストモード端子ＴＭＯＤＫからの信号Ｓ１１の
クロックの数をアップカウントしはじめることとなる。
すなわち各Ｔフリップ７０ツブのＱ出力Ｓ１３〜Ｓ１５
は、テスト状態になってからの信号３１１ のクロック
の数をカウントし、８１３をＬＳＢ、５１ｅｓをＭＳＢ
とした２進数としてテストコントロールブロックＣに入
力される。信号３１３〜１６ の状態を１０進で表現す
ると０→１→２→３→４→５→６→７→Ｏ→１→２・・
・・・・となり、最大８つのテストの状態を作り出すこ
とができることがわかる。
は、テスト状態になってからの信号３１１ のクロック
の数をカウントし、８１３をＬＳＢ、５１ｅｓをＭＳＢ
とした２進数としてテストコントロールブロックＣに入
力される。信号３１３〜１６ の状態を１０進で表現す
ると０→１→２→３→４→５→６→７→Ｏ→１→２・・
・・・・となり、最大８つのテストの状態を作り出すこ
とができることがわかる。
そしてテストコントロールブロックＣは８１２及び５１
３〜５１ｅ５の信号を受は取り、機能ブロック群Ｇの内
部にあるスイッチを切り換えるための信号群８１６を出
力し、機能ブロック群を完全に検査することが可能とな
る。
３〜５１ｅ５の信号を受は取り、機能ブロック群Ｇの内
部にあるスイッチを切り換えるための信号群８１６を出
力し、機能ブロック群を完全に検査することが可能とな
る。
さらにテストモードを増やしたければ、Ｔ７リツプ７０
ツブの数を増加させることにより容易に増加できること
は、容易に理解できる。
ツブの数を増加させることにより容易に増加できること
は、容易に理解できる。
以上、モノリシックな半導体集積回路を例に説明を行な
ってきたが、かぎられた入出力端子である回路群を検査
しなければならないような電子回路のすべてに適用を拡
大することは容易である。
ってきたが、かぎられた入出力端子である回路群を検査
しなければならないような電子回路のすべてに適用を拡
大することは容易である。
発明の効果
以上のように本発明によれば、テストモードを作成する
だめの入力信号をｊ本用意するだけで、限りなくテスト
モードを発生させることが可能となり、大規模な回路や
、複雑な回路の検査では、きめ細かな検査が可能となり
、その実用効果は大きいものとなる。
だめの入力信号をｊ本用意するだけで、限りなくテスト
モードを発生させることが可能となり、大規模な回路や
、複雑な回路の検査では、きめ細かな検査が可能となり
、その実用効果は大きいものとなる。
第１図は、本発明による一実施例の回路図、第２図は２
つのテストモードをもつ従来例回路図、第３図は最大８
つのテストモードをもっことのできる従来例回路図であ
る。 ＩＮｌ、ＩＮ２ 、〜ｌＮｎ−・−・−入力端子、０Ｕ
Ｔ１ 。 ０ＵＴ２ 、〜ＯＵＴｍ−・−出力端子、Ｔ Ｅ Ｓ
Ｔ 、、。 ・・・テスト端子、ＴＭＯＤＥ及びＴＭＯＤＩ！：１〜
３・・・・・・テストモード端子、人、Ｂ・・・・・・
機能ブロック、Ｇ・・・・・・機能フロック群、Ｃ・・
・・・・テストコントロールブロック、１・・・・・・
インバータ、２〜４・・・・・・Ｔフリップフロップ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図
つのテストモードをもつ従来例回路図、第３図は最大８
つのテストモードをもっことのできる従来例回路図であ
る。 ＩＮｌ、ＩＮ２ 、〜ｌＮｎ−・−・−入力端子、０Ｕ
Ｔ１ 。 ０ＵＴ２ 、〜ＯＵＴｍ−・−出力端子、Ｔ Ｅ Ｓ
Ｔ 、、。 ・・・テスト端子、ＴＭＯＤＥ及びＴＭＯＤＩ！：１〜
３・・・・・・テストモード端子、人、Ｂ・・・・・・
機能ブロック、Ｇ・・・・・・機能フロック群、Ｃ・・
・・・・テストコントロールブロック、１・・・・・・
インバータ、２〜４・・・・・・Ｔフリップフロップ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図
Claims (1)
- テストモードを作り出すためのクロック信号を入力する
カウンター回路を有し、同カウンター回路の出力により
、所定電子回路を検査する複数個の検査状態を作り出す
ことを特徴とする電子回路の検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60132339A JPS61290375A (ja) | 1985-06-18 | 1985-06-18 | 電子回路の検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60132339A JPS61290375A (ja) | 1985-06-18 | 1985-06-18 | 電子回路の検査装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61290375A true JPS61290375A (ja) | 1986-12-20 |
Family
ID=15079021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60132339A Pending JPS61290375A (ja) | 1985-06-18 | 1985-06-18 | 電子回路の検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61290375A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01260376A (ja) * | 1988-04-11 | 1989-10-17 | Nec Corp | テストモード選択回路 |
-
1985
- 1985-06-18 JP JP60132339A patent/JPS61290375A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01260376A (ja) * | 1988-04-11 | 1989-10-17 | Nec Corp | テストモード選択回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0219015A (ja) | 多機能フリップフロップ型回路 | |
| JPH05281304A (ja) | テスト回路を内蔵したアナログ・ディジタル混在マスタ | |
| Asadi | Digital Circuits Laboratory Manual | |
| JPH04145380A (ja) | スキャンパス回路 | |
| JPS61290375A (ja) | 電子回路の検査装置 | |
| JPS6316710A (ja) | ラツチ回路 | |
| JPH0677050B2 (ja) | 電子回路 | |
| JPH0315776A (ja) | モード設定回路 | |
| JPH04231885A (ja) | デジタル・アナログ混在のｌｓｉ | |
| JPH03115873A (ja) | 半導体集積回路 | |
| JPH01308064A (ja) | 集積回路 | |
| JPH0360052A (ja) | 半導体集積回路装置 | |
| JPH03215764A (ja) | 半導体集積回路 | |
| JPS62235818A (ja) | 集積回路 | |
| JPS6375680A (ja) | アナログ・デイジタル混載ｌｓｉ内部試験回路 | |
| JPH0427883A (ja) | 集積回路 | |
| JPS63135883A (ja) | 集積回路の試験回路 | |
| JPS59229923A (ja) | 集積回路用論理回路 | |
| JPH05264647A (ja) | 半導体装置のテスト回路 | |
| JPS60196954A (ja) | 集積回路 | |
| JPH0448280A (ja) | 半導体出力バッファ回路 | |
| JPS59128464A (ja) | 半導体集積回路のテスト入力回路 | |
| JPH03280715A (ja) | 大規模集積回路 | |
| JPS635278A (ja) | 半導体集積回路の試験回路 | |
| JPH03249574A (ja) | 診断用スキャンレジスタ内蔵の半導体論理装置 |