JPS6140110B2 - - Google Patents
Info
- Publication number
- JPS6140110B2 JPS6140110B2 JP55044674A JP4467480A JPS6140110B2 JP S6140110 B2 JPS6140110 B2 JP S6140110B2 JP 55044674 A JP55044674 A JP 55044674A JP 4467480 A JP4467480 A JP 4467480A JP S6140110 B2 JPS6140110 B2 JP S6140110B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- output
- storage means
- storage
- coded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Digital Computer Display Output (AREA)
Description
【発明の詳細な説明】
本発明は記憶装置内の情報を順次のアドレスか
ら反復して読取り、表示装置等の出力装置に与え
るためのデータ出力方式に関する。
ら反復して読取り、表示装置等の出力装置に与え
るためのデータ出力方式に関する。
近年、特に情報処理に関連する分野において、
システムが複雑、かつ高度になるにつれて、数値
等のコード化された情報の処理、いわゆるデータ
処理に加えてイメージ情報等の処理を含んだ複合
情報処理システムが出現し、その応用範囲を拡大
させつつある。従来のデータ処理システムにおい
ては、取扱われる情報は数値等のコード化された
情報であり、従つて、コード化されたデータを出
力装置に送出する場合には、そのコードを人間が
判読可能なパターンに変換せねばならなかつた。
システムが複雑、かつ高度になるにつれて、数値
等のコード化された情報の処理、いわゆるデータ
処理に加えてイメージ情報等の処理を含んだ複合
情報処理システムが出現し、その応用範囲を拡大
させつつある。従来のデータ処理システムにおい
ては、取扱われる情報は数値等のコード化された
情報であり、従つて、コード化されたデータを出
力装置に送出する場合には、そのコードを人間が
判読可能なパターンに変換せねばならなかつた。
これに反して、例えば、イメージ情報は、それ
自体が人間が半読可能な情報として情報処理シス
テムの中で取扱われている。そのために、上記複
合情報処理システムのごとく、コード化された情
報とコード化されていない情報を混在させた場合
には、一般に情報のタイプに従つて別々の記憶装
置を設けるか、もしくは同一タイプの情報に変換
後、記憶装置に蓄積するようにせねばならず、そ
の制御系が著しく複雑になつていた。更に、コー
ド化されていない情報の蓄積は極めて大容量の記
憶装置を必要とし、その結果処理システムの価格
を上昇し、応用面における利用の拡大が阻まれて
いた。
自体が人間が半読可能な情報として情報処理シス
テムの中で取扱われている。そのために、上記複
合情報処理システムのごとく、コード化された情
報とコード化されていない情報を混在させた場合
には、一般に情報のタイプに従つて別々の記憶装
置を設けるか、もしくは同一タイプの情報に変換
後、記憶装置に蓄積するようにせねばならず、そ
の制御系が著しく複雑になつていた。更に、コー
ド化されていない情報の蓄積は極めて大容量の記
憶装置を必要とし、その結果処理システムの価格
を上昇し、応用面における利用の拡大が阻まれて
いた。
本発明の目的は、コード化されない情報をコー
ド化された情報と同じ記憶装置内に蓄積し、コー
ド化された情報と同様な読取制御を行うことによ
り、上記欠点を除去し、コード化された情報とコ
ード化されない情報とを混在して出力できるよう
にした安価なデータ出力方式を提供することにあ
る。
ド化された情報と同じ記憶装置内に蓄積し、コー
ド化された情報と同様な読取制御を行うことによ
り、上記欠点を除去し、コード化された情報とコ
ード化されない情報とを混在して出力できるよう
にした安価なデータ出力方式を提供することにあ
る。
本発明のデータ出力方式は、出力デバイスに出
力する情報を格納するための第１の格納手段と、
該第１の格納手段内の記憶領域の指定する少なく
とも１つの領域指定情報を格納するための第２の
格納手段と、前記領域指定情報により指定される
前記第１の格納手段内の記憶領域の内容がコード
化情報であるか非コード化情報であるかを指定す
る属性指定情報を格納するための第３の格納手段
と、前記第２の格納手段に格納された前記領域指
定情報を順次読み出し該読み出された領域指定情
報が指定する前記第１の格納手段内の記憶領域の
内容を該読み出された領域指定情報に対応する前
記属性指定情報に基づいて前記出力デバイスに出
力させる制御手段とから構成したことを特徴とす
る。
力する情報を格納するための第１の格納手段と、
該第１の格納手段内の記憶領域の指定する少なく
とも１つの領域指定情報を格納するための第２の
格納手段と、前記領域指定情報により指定される
前記第１の格納手段内の記憶領域の内容がコード
化情報であるか非コード化情報であるかを指定す
る属性指定情報を格納するための第３の格納手段
と、前記第２の格納手段に格納された前記領域指
定情報を順次読み出し該読み出された領域指定情
報が指定する前記第１の格納手段内の記憶領域の
内容を該読み出された領域指定情報に対応する前
記属性指定情報に基づいて前記出力デバイスに出
力させる制御手段とから構成したことを特徴とす
る。
本発明によれば、中央処理装置、もしくは入力
装置等（以後メインシステムと呼称する）からの
複合情報は出力制御回路を経由して記憶装置に書
込まれる。出力制御回路はメインシステムから指
示を受けると、記憶装置の読取りを行なつて読取
りデータがコード化情報か非コード化情報かを判
断する。その情報がコード化情報の場合には、そ
のコードに対応するパターンをパターンジエネレ
ータから読取つて出力接続回路を経由して出力装
置に与える。非コード化情報の場合には、記憶装
置からの読取りデータをそのまま出力接続回路を
経由して出力装置に与える。即ち、出力装置回路
は記憶装置内に蓄積された情報のタイプを判別
し、情報のタイプに従つて記憶装置内のアドレス
方法を切換えるとともに、パターンジエネレータ
によるパターン発生の動作を制御、もしくは無効
ならしめる。
装置等（以後メインシステムと呼称する）からの
複合情報は出力制御回路を経由して記憶装置に書
込まれる。出力制御回路はメインシステムから指
示を受けると、記憶装置の読取りを行なつて読取
りデータがコード化情報か非コード化情報かを判
断する。その情報がコード化情報の場合には、そ
のコードに対応するパターンをパターンジエネレ
ータから読取つて出力接続回路を経由して出力装
置に与える。非コード化情報の場合には、記憶装
置からの読取りデータをそのまま出力接続回路を
経由して出力装置に与える。即ち、出力装置回路
は記憶装置内に蓄積された情報のタイプを判別
し、情報のタイプに従つて記憶装置内のアドレス
方法を切換えるとともに、パターンジエネレータ
によるパターン発生の動作を制御、もしくは無効
ならしめる。
次に、本発明によるデータ出力方式について、
実施例を挙げ図面を参照して説明する。
実施例を挙げ図面を参照して説明する。
第１図は、データ出力デバイスとして、陰極線
管（CRT）表示装置へ本発明を適用した場合の
実施例の構成を示すブロツク図である。この実施
例のCRT表示装置は各々80文字長のデータ行４
行を表示することができる。また、ビデオ出力
は、例えば７×９ドツトマトリクスの水平掃引制
御及び垂直制御を与える。７×９ドツトマトリク
スはカーソルの位置及び文字間隔に必要とされる
各文字当り８×16のマトリクス内に位置する。そ
して、CRT表示装置の制御及びコードデータの
表示の公知の方法で実施されるものとする。図に
おいて、出力制御回路１がメインシステムからイ
ンターフエース１０を経由してコード化された表
示情報ａが受け取ると、その表示情報ａを記憶装
置２のなかの第２図のメモリマツプの例に示すよ
うな任意のアドレスに信号線１〜２を介して書込
むことができる。ここで、SA１，SA２，SA３
は表示情報が蓄積される開始番地を示し、Ｌ１，
Ｌ２，Ｌ３は表示情報の長さを示しており、第３
図ａの例のように、夫々出力制御回路１内のレジ
スタに記憶することができる。出力制御回路１か
ら水平掃引帰線及び垂直掃引帰線の制御の為の同
期信号ｂが信号線１−３を介してCRT表示装置
７に与えられ、ラスタ制御が実行される。この同
期信号ｂに同期して、記憶装置２のアドレスSA
１から順次信号線２−１および２−２を介してそ
れぞれコードデータｃ及びコードデータの表示方
法等を示すアトリビユートデータｄの表示情報を
読み出す。同時にラスタカウント出力ｅが信号線
１−１により導出されるが、最初は８×16のドツ
トマトリクスの第１番目のラスタであることを示
すために、その値が“０”になつている。本実施
例の場合、80桁の表示情報を読み取ると、水平帰
線の制御が実行され、ラスタカウント出力ｅが１
つ加算されると同時に、その値が“０”の場合と
同じアドレスSA１から再度同様に表示情報が読
み取られる。このようにして、ラスタカウント出
力ｅが８×16ドツトマトリクスの最終ラスタを示
す値“15”になり、80桁の表示情報の読取りを終
了すると、ラスタカウント出力ｅはクリヤされ
“０”になると同時に、80桁（データ長Ｌ１が80
の場合）の読取りが終了したと判断して次のデー
タ表示開始番地SA２から同様に順次表示情報が
読取られる。
管（CRT）表示装置へ本発明を適用した場合の
実施例の構成を示すブロツク図である。この実施
例のCRT表示装置は各々80文字長のデータ行４
行を表示することができる。また、ビデオ出力
は、例えば７×９ドツトマトリクスの水平掃引制
御及び垂直制御を与える。７×９ドツトマトリク
スはカーソルの位置及び文字間隔に必要とされる
各文字当り８×16のマトリクス内に位置する。そ
して、CRT表示装置の制御及びコードデータの
表示の公知の方法で実施されるものとする。図に
おいて、出力制御回路１がメインシステムからイ
ンターフエース１０を経由してコード化された表
示情報ａが受け取ると、その表示情報ａを記憶装
置２のなかの第２図のメモリマツプの例に示すよ
うな任意のアドレスに信号線１〜２を介して書込
むことができる。ここで、SA１，SA２，SA３
は表示情報が蓄積される開始番地を示し、Ｌ１，
Ｌ２，Ｌ３は表示情報の長さを示しており、第３
図ａの例のように、夫々出力制御回路１内のレジ
スタに記憶することができる。出力制御回路１か
ら水平掃引帰線及び垂直掃引帰線の制御の為の同
期信号ｂが信号線１−３を介してCRT表示装置
７に与えられ、ラスタ制御が実行される。この同
期信号ｂに同期して、記憶装置２のアドレスSA
１から順次信号線２−１および２−２を介してそ
れぞれコードデータｃ及びコードデータの表示方
法等を示すアトリビユートデータｄの表示情報を
読み出す。同時にラスタカウント出力ｅが信号線
１−１により導出されるが、最初は８×16のドツ
トマトリクスの第１番目のラスタであることを示
すために、その値が“０”になつている。本実施
例の場合、80桁の表示情報を読み取ると、水平帰
線の制御が実行され、ラスタカウント出力ｅが１
つ加算されると同時に、その値が“０”の場合と
同じアドレスSA１から再度同様に表示情報が読
み取られる。このようにして、ラスタカウント出
力ｅが８×16ドツトマトリクスの最終ラスタを示
す値“15”になり、80桁の表示情報の読取りを終
了すると、ラスタカウント出力ｅはクリヤされ
“０”になると同時に、80桁（データ長Ｌ１が80
の場合）の読取りが終了したと判断して次のデー
タ表示開始番地SA２から同様に順次表示情報が
読取られる。
ラスタカウント出力ｅ及びコードデータｃはパ
ターンジエネレータ４に与えられ、ドツトマトリ
クス８×16のパターンデータｆがつくられる。こ
のパターンデータｆは信号線４−１を介して並列
直列変換回路５に与えられ、ここで直列信号ｇに
変換される。アトリビユートデータｄはビデオ制
御回路３で解析されて、ビデオ制御信号ｈとな
り、信号線３−１を介して信号線５−１からの直
列信号ｇとともにビデオ制御ゲート６に加えられ
る。ここで、最終的なビデオ出力ｉとなり、信号
線６−１を介してCRT表示情報７に与えられ
る。以上の動作を反復して繰返すことにより、コ
ードデータの表示を行うことができる。なお、こ
の実施例において、並列直列変換回路５、ビデオ
制御回路３およびビドオ制御ゲート６は出力接続
回路を形成している。
ターンジエネレータ４に与えられ、ドツトマトリ
クス８×16のパターンデータｆがつくられる。こ
のパターンデータｆは信号線４−１を介して並列
直列変換回路５に与えられ、ここで直列信号ｇに
変換される。アトリビユートデータｄはビデオ制
御回路３で解析されて、ビデオ制御信号ｈとな
り、信号線３−１を介して信号線５−１からの直
列信号ｇとともにビデオ制御ゲート６に加えられ
る。ここで、最終的なビデオ出力ｉとなり、信号
線６−１を介してCRT表示情報７に与えられ
る。以上の動作を反復して繰返すことにより、コ
ードデータの表示を行うことができる。なお、こ
の実施例において、並列直列変換回路５、ビデオ
制御回路３およびビドオ制御ゲート６は出力接続
回路を形成している。
また、出力制御回路１がメインシステムからイ
ンタフエース１０を経由して非コード化情報a′を
受け取ると、前記コード化情報の場合と同じく第
２図に例示したように任意のアドレスSA２′から
任意の長さＬ２′だけ非コード化情報a′を記憶装
置２に書込むことができる。出力制御回路１は第
３図ｂの例に示すように表示開始アドレスSA
１，SA２′，７Ａ２及びそれぞれのデータ長Ｌ
１，Ｌ２′，Ｌ２をレジスタに記憶することがで
きると同時に、これらの表示データ群がタイプｃ
によるコード化情報ａかタイプＩによる非コード
化情報a′かを示すパラメータを記憶することがで
きる。従つて、第３図ｂの例において、最初の
SA１，Ｌ１，Ｃによるコード化情報ａの読取り
が完了すると、SA２′，Ｌ２′，Ｉの非コード化
情報a′を検出して記憶装置２のアドレスSA２′か
ら順次非コード化情報の読取りを開始し、80桁の
非コード化情報の読取りが完了すると、水平帰線
の制御が実行される。このとき、現在読み取られ
ている情報のタイプがＩ（非コード化情報）であ
ることを判断すると、次のラスタで続取りを開始
する記憶装置２のアドレスはSA２′＋80になり、
コード化情報のようにドツトマトリクスを生成す
る。そのために、同じ番地を反復して読み取るこ
とを行なわないから、連続してアドレスの読取り
出力が情報の長さＬ２′迄実行される。この間、
出力制御回路１は非コード化情報の読取りを示す
信号ｊを出力し、信号線１−４を介して並列直列
変換回路５に与える。並列直列変換回路５は、こ
れを受けてパターンジエネレータ４からのデータ
出力ｆを無効とし、記憶回路２からの非コード化
情報C′を直列信号に変換する。以後はコード化
情報の場合と同様にしてCRT表示装置７にビデ
オ信号を送り、情報の表示を行う。非コード化情
報を長さＬ２′だけ読み取ると、ラスタカウント
出力ｅはクリヤされて“０”になり、次のデータ
表示開始番地SA２から情報タイプＣに従つてコ
ード化情報が順次読み取られる。
ンタフエース１０を経由して非コード化情報a′を
受け取ると、前記コード化情報の場合と同じく第
２図に例示したように任意のアドレスSA２′から
任意の長さＬ２′だけ非コード化情報a′を記憶装
置２に書込むことができる。出力制御回路１は第
３図ｂの例に示すように表示開始アドレスSA
１，SA２′，７Ａ２及びそれぞれのデータ長Ｌ
１，Ｌ２′，Ｌ２をレジスタに記憶することがで
きると同時に、これらの表示データ群がタイプｃ
によるコード化情報ａかタイプＩによる非コード
化情報a′かを示すパラメータを記憶することがで
きる。従つて、第３図ｂの例において、最初の
SA１，Ｌ１，Ｃによるコード化情報ａの読取り
が完了すると、SA２′，Ｌ２′，Ｉの非コード化
情報a′を検出して記憶装置２のアドレスSA２′か
ら順次非コード化情報の読取りを開始し、80桁の
非コード化情報の読取りが完了すると、水平帰線
の制御が実行される。このとき、現在読み取られ
ている情報のタイプがＩ（非コード化情報）であ
ることを判断すると、次のラスタで続取りを開始
する記憶装置２のアドレスはSA２′＋80になり、
コード化情報のようにドツトマトリクスを生成す
る。そのために、同じ番地を反復して読み取るこ
とを行なわないから、連続してアドレスの読取り
出力が情報の長さＬ２′迄実行される。この間、
出力制御回路１は非コード化情報の読取りを示す
信号ｊを出力し、信号線１−４を介して並列直列
変換回路５に与える。並列直列変換回路５は、こ
れを受けてパターンジエネレータ４からのデータ
出力ｆを無効とし、記憶回路２からの非コード化
情報C′を直列信号に変換する。以後はコード化
情報の場合と同様にしてCRT表示装置７にビデ
オ信号を送り、情報の表示を行う。非コード化情
報を長さＬ２′だけ読み取ると、ラスタカウント
出力ｅはクリヤされて“０”になり、次のデータ
表示開始番地SA２から情報タイプＣに従つてコ
ード化情報が順次読み取られる。
なお、上記の実施例は、メインシステムの介入
しない順次記憶場所を反復的にアドレスすること
によつて陰極線管表示装置に情報を表示する方法
を示しているが、この手法は任意のランダムアク
セス記憶装置を使用することによつても達成でき
ることは言うまでもない。
しない順次記憶場所を反復的にアドレスすること
によつて陰極線管表示装置に情報を表示する方法
を示しているが、この手法は任意のランダムアク
セス記憶装置を使用することによつても達成でき
ることは言うまでもない。
以上の説明により明らかなように、本発明によ
れば、出力制御回路からの指定で記憶装置から読
み出された複合情報をその情報のタイプによりパ
ターンジエネレータでパターン生成したり、直接
パターン情報として出力接続回路を介して出力デ
バイスに与えることにより、簡単な構成で容易に
複合情報の出力デバイスへの導入が可能となり、
これによつて価格の低廉化は勿論、応用面におけ
る利用の拡大が得られる。
れば、出力制御回路からの指定で記憶装置から読
み出された複合情報をその情報のタイプによりパ
ターンジエネレータでパターン生成したり、直接
パターン情報として出力接続回路を介して出力デ
バイスに与えることにより、簡単な構成で容易に
複合情報の出力デバイスへの導入が可能となり、
これによつて価格の低廉化は勿論、応用面におけ
る利用の拡大が得られる。
第１図は本発明による実施例の構成を示すブロ
ツク図、第２図は、第１図における記憶装置のメ
モリマツプの例を示す図、第３図ａおよびｂは、
第１図の出力制御回路におけるそれぞれコード化
情報のみ及び複合情報の記憶された状態を示す図
である。図において、１は出力制御回路、２は記
憶装置、３はビデオ制御回路、４はパターンジエ
ネレータ、５は並列直列変換回路、６はビデオ制
御ゲート、７はCRT表示装置である。
ツク図、第２図は、第１図における記憶装置のメ
モリマツプの例を示す図、第３図ａおよびｂは、
第１図の出力制御回路におけるそれぞれコード化
情報のみ及び複合情報の記憶された状態を示す図
である。図において、１は出力制御回路、２は記
憶装置、３はビデオ制御回路、４はパターンジエ
ネレータ、５は並列直列変換回路、６はビデオ制
御ゲート、７はCRT表示装置である。
Claims (1)
- １ 出力デバイスに出力する情報を格納するため
の第１の格納手段と、該第１の格納手段内の記憶
領域を指定する少なくとも１つの領域指定情報を
格納するための第２の格納手段と、前記領域指定
情報により指定される前記第１の格納手段内の記
憶領域の内容がコード化情報であるか非コード化
情報であるかを指定する属性指定情報を格納する
ための第３の格納手段と、前記第２の格納手段に
格納された前記領域指定情報を順次読み出し該読
み出された領域指定情報が指定する前記第１の格
納手段内の記憶領域の内容を該読み出された領域
指定情報に対応する前記属性指定情報に基づいて
前記出力デバイスに出力させる制御手段とから構
成したことを特徴とするデータ出力方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4467480A JPS56142584A (en) | 1980-04-07 | 1980-04-07 | Data output system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4467480A JPS56142584A (en) | 1980-04-07 | 1980-04-07 | Data output system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56142584A JPS56142584A (en) | 1981-11-06 |
| JPS6140110B2 true JPS6140110B2 (ja) | 1986-09-08 |
Family
ID=12697987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4467480A Granted JPS56142584A (en) | 1980-04-07 | 1980-04-07 | Data output system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56142584A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59127474A (ja) * | 1983-01-11 | 1984-07-23 | Fuji Xerox Co Ltd | プリンタ制御方式 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5944660B2 (ja) * | 1977-04-07 | 1984-10-31 | シャープ株式会社 | デイスク装置の制御方式 |
| JPS5814678B2 (ja) * | 1977-05-11 | 1983-03-22 | シャープ株式会社 | 表示装置 |
| JPS5487126A (en) * | 1977-12-23 | 1979-07-11 | Fujitsu Ltd | Character display unit enabling picture display |
-
1980
- 1980-04-07 JP JP4467480A patent/JPS56142584A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56142584A (en) | 1981-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4742344A (en) | Digital display system with refresh memory for storing character and field attribute data | |
| US4308532A (en) | Raster display apparatus | |
| US4663619A (en) | Memory access modes for a video display generator | |
| US4570161A (en) | Raster scan digital display system | |
| JPS5912176B2 (ja) | デイジタル・テレビジヨン・デイスプレイのためのカ−ソル回路 | |
| JPH04338797A (ja) | フォントメモリアクセス方式 | |
| JPS6140110B2 (ja) | ||
| JPS6329289B2 (ja) | ||
| JPS628192A (ja) | カ−ソル制御回路 | |
| JP2508544B2 (ja) | グラフィックディスプレイ装置 | |
| JP2839578B2 (ja) | イメージデータ入力処理装置 | |
| JPH036510B2 (ja) | ||
| JPH0443594B2 (ja) | ||
| JP2642350B2 (ja) | 表示制御装置 | |
| JPS6364798B2 (ja) | ||
| JPH08123400A (ja) | 表示制御装置および表示情報格納方式および表示装置 | |
| JPH0213317B2 (ja) | ||
| JPH03246596A (ja) | ビットマップディスプレイ制御装置 | |
| JPS644194B2 (ja) | ||
| JPH02154296A (ja) | 映像情報スクロール方式 | |
| JPS6225787A (ja) | 表示制御回路 | |
| JPS61875A (ja) | 図形処理方法とその装置 | |
| JPS6180292A (ja) | 表示装置の制御方式 | |
| JPH03218576A (ja) | ドキュメントメモリ装置 | |
| JPH0528398B2 (ja) |