JPS6146547A - シングルチップ・マイクロコンピュータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ この発明は、データ処理技術さらにはマイクロコンピュ
ータにおける入出力ポートのデコード方式に適用して特
に有効な技術に関し、例えばシングルチップ・マイクロ
コンピュータの入出力ポートの構成に利用して有効な技
術に関する。

［背景技術］ 第１図に、８ビツト・シングルチップ・マイクロコンピ
ュータ（以下シングルチップ・マイコンと称する）のブ
ロック図を示す。すなわち、このシングルチップ・マイ
コンは、システムを動作させるプログラムが格納された
読出し専用メモリＲＯＭと、このメモリＲＯＭのアドレ
スを順番にアクセスするプログラムカウンタＰＣ、メモ
リＲＯＭから読み出された命令をデコードしてＡＬＵ（
演算論理ユニット）や各種レジスタ等からなる実行ユニ
ットＥＸＥＣ等を制御する信号を形成する命令デコーダ
ＩＤと、プログラムの実行に必要なデータやプログラム
の実行によって得られたデー夕が記憶される随時読出し
書込み可能なメモリＲＡＭ等により構成されており、上
記実行ユニットＥＸＥＣとメモリＲＡＭとは内部バスＢ
ｓ１とＢＳ２とによって互いに接続されている。そして
、上記内部バスＢ　ｓ　１とＢ　ｓ　２に入出力ポート
ＰｌｙＰ２ｙＰ３・・・・が接続されている。

上記のようなシングルチップ・マイコンの構成について
は、例えば日立製作所（株）が昭和５８年９月に発行し
た［日立４ビツト１チツプマイクロコンピユータ・ＨＭ
Ｃ８４０シリーズ・ユーザーズマニュアル」第３頁等に
記載されている。

ところで、上記のような構成の従来のシングルチップ・
マイコンにおいては、各入出力ポートＰ１ｙＰ２＋Ｐ３
・・・・に対し固有のアドレスが割り振られており、各
入出力ポートｐ、ｙ　Ｐ２ｙ　Ｐ３・・・・は、プログ
ラム・メモリＲＯＭから出力された対応するアドレスを
デコードすることにより動作されるようになっている。

つまり、従来のシングルチップ・マイコンの入出力ポー
トのアドレスは、内部の回路で決定されていて、ユーザ
ーが自た。

そのため、従来のシングルチップ・マイコンは、入出力
ポートのアドレスが固定されている分だけ、ユーザーに
与えられるプログラムおよびＬＳＩ（大規模集積回路）
使用技術の自由度が小さいという不都合があった。

［発明の目的］ この発明の目的は、シングルチップ・マイコンにおける
ユーザーのプログラムおよびＬＳＩ使用技術の自由度を
増大させ、汎用性を高めることができるようなデータ処
理技術を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明かにな
るであろう。

［発明の概要］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、プログラムの命令によって人出カポートのア
ドレスを任意に設定できるアドレス設定用レジスタ（も
しくはＲＡＭ）と、このレジスタに設定されたアドレス
と各入出力ポートに対し供給されるアドレスとを比較し
て、両者が一致したときに選択駆動信号を出力する比較
回路とを設けることによって、各入出力ポートに割り振
られるアドレスをユーザーが自由に変えられるようにし
、これによってシングルチップ・マイコンの汎用性を向
上させるという上記目的を達成するものである。

以下この発明を実施例とともに詳細に説明する。

［実施例］ 第２図は、本発明をシングルチップ・マイコンの入出力
ポートに適用した場合の一実施例を示す。

この実施例では、各入出力ポートに対応してそのポート
のアドレスを設定するためのアドレス・レジスタ１と、
このアドレス・レジスタ１に設定されたアドレスとこの
ポートを選択するために供給されるアドレスとを比較す
るアドレス比較回路２とが設けられている。

このアドレス比較回路２は、例えば上記アドレス°レジ
スタ１の各ビットの出力に対応して設けられたイクスク
ルーシブＮＯＲ回路Ｇ１〜Ｇｎと、これらのイクスクル
ーシブＮＯＲ回路Ｇ１〜Ｇｎの出力を入力信号とするＮ
ＡＮＤ回路Ｇ、０．とによって構成されている。

アドレス・レジスタ１の各ビットの出力が一方の入力端
子に印加された上記イクスクルーシブＮＯＲ回路Ｇ１〜
Ｇｎの他方の入力端子には、プログラム・メモリＲＯＭ
から読み出された命令のオペランドの部分に記載されて
いるアドレスを構成する各ビットが入力されるようにさ
れている。

従って、イクスクルーシブＮＯＲ回路Ｇ１＝Ｇｎは、ア
ドレス・レジスタＩの出力とプログラム・メモリＲＯＭ
から供給されたアドレスとを各ビットごとに比較し、一
致するとそのイクスクルーシブＮＯＲ回路（Ｇ１〜Ｇｎ
）の出力がハイレベルになる。供給されたアドレスとア
ドレス・レジスタ１内の設定アドレスの全ビットが完全
に一致するとすべてのイクスクルーシブＮＯＲ回路Ｇ、
〜Ｇｎの出力がハイレベルになる。これによって、ＮＡ
ＮＤ回路Ｇ回路Ｇ１力がハイレベルからロウレベルに変
化し、それが３人力ＮＯＲ回路Ｇ２０に供給される。

３人力ＮＯＲ回路Ｇ２０の他の２つの入力端子には、命
令デコーダＩＤから出力される命令を示す制御信号ＣＰ
と、図示しないクロックジェネレータから出力されるシ
ステム・クロックＣＬＫが入力されている。そして、こ
れらの３つの入力信号がすべてロウレベルに変化すると
、ＮＯＲ回路Ｇ２゜の出力がロウレベルからハイレベル
に変化し、これが選択駆動信号φＳとして内部バスＢｓ
２と入出力ピン３との間に接続されたラッチ回路４に供
給される。

その結果、そのとき実行ユニットＥＸＥＣあるいはデー
タ・メモリＲＡＭ等から内部バスＢ　ｓ　ｚ上に出力さ
れている４ビツトのデータのうち１ビツトがラッチ回路
４にラッチされ、入出力ピン３に出力される。各入出力
ポートには、内部のデータのビット数（例えば４ビツト
・マイコンでは４ビツト）に応じた数だけラッチ回路４
が並列に設けられており、上記選択駆動信号φＳによっ
てそれらがすべて動作され、内部パスＢｓｚ上にのせら
れているデータの各ビットを、クロックＣＬＫに同期し
て同時に取り込む。

なお、上記ラッチ回路４が動作されるとき、同一の入出
力ピン３に接続されている入力バッファ５は、例えばラ
ッチ回路４の選択駆動信号φＳの反転信号φＳのような
制御信号によって非動作状態にされる。

一方、プログラム・メモリＲＯＭから供給されたアドレ
スと、アドレス・レジスタ１に設定されたアドレスとが
一致したとき、命令デコーダＩＤから供給される命令を
示す制御信号ＣＰが例えばハイレベルにされて″入力″
を指令していると、ＮＯＲ回路Ｇ２０の出力がロウレベ
ルにされて、ラッチ回路４は入出力ピン３をハイ・イン
ピーダンス状態にするように動作される。また、このと
き人力バッファ５は、選択駆動信号φＳの反転信号φＳ
のような制御信号によって、そのとき入出力ピン３に供
給されている入力信号を取り込み、内部バスＢ　ｓ　Ｉ
上に出力する。

以上説明したようにこの実施例によれば、各入出力ポー
トに対応して、その入出力ポートを選択的にアクティブ
にするためのアドレスを設定するアドレス・レジスタ１
が設けられ、このポートに供給されたアドレスとアドレ
ス・レジスタ１に設定されたアドレスとを比較して、両
者が一致したときにラッチ回路４もしくは入力バッファ
５を動作させて、内部パスＢｓｚ上の信号を入出力ピン
３に出力したり、入出力ピン３のデータを内部に取り込
むようにされている。そのため、アドレス・レジスタ１
に任意のアドレスを設定してやることにより、各入出力
ポートに割り振られるアドレスをプログラムで自由に変
更できるようになる。

その結果、例えばデータ・メモリＲＡＭ内のある一つの
エリアといずれか一つの入出力ポートとに同一のアドレ
スを割り振ってやることにより、システムの動作中ある
入出力ポートに入って来たデータを必ずメモリＲＡＭ内
の一定のエリアに入れてやったり、逆にメモリＲＡＭ内
の一定のエリアがアクセスされたとき、そこに入ってい
るデータを特定の入出力ピンから出方させるような動作
を行なわせることができる。しがも、プログラムによっ
て、上記メモリＲＡＭ内の一定のエリアと入出力ポート
との対応関係をプログラムの実行の途中で任意に変えて
やるようなことが簡単に行なえる。

さら番；、例えば異なる入出力ポートから次々とデータ
を取り込むようなプログラムを記載する場合、従来シス
テムでは各入出力ポートごとにアドレスのみ異なる類似
のルーチンからなるプログラムを作ってやる必要があっ
た。これに対し、上記実施例によれば、そのような場合
、一つの人出カポートからデータを取り込む手順をサブ
ルーチン化し、そのサブルーチンの実行前もしくは実行
後に、入出力ポートのアドレスを変更する命令を入れて
おけば、同じサブルーチンを使って異なる入出力ポート
から次々とデータを取り込むことができる。その結果、
全体のプログラムを短くすることができるようになると
いうメリットもある。

上記実施例において、アドレス・レジスタ１にアドレス
を設定する方法としては、例えばオペランドの部分に設
定すべきアドレスを含んだ新たな命令を作り、その命令
の実行により、例えば第１図に破線で示すように、その
命令のオペランドを内部パスＢｓｚ上にのせ、内部バス
Ｂ　ｓ　２を介し１て所望の入出力ポート内のアドレス
・レジスタ１にそのアドレスを入れてやればよい。

あるいは、実行ユニットＥＸＥＣ内のレジスタを使って
、そのレジスタに一旦設定すべきアドレスを入れて、そ
のレジスタから内部パスＢｓｚ上にそのアドレスを出力
し、それを所望の入出力ポート内のアドレス・レジスタ
１に取り込ませるようにしてもよい。

なお上記実施例では、各入出力ポートのアドレスを設定
する手段として、レジスタを使用したが、それに限定さ
れるものでなく、例えばそのアドレスを記憶するランダ
ム・アクセス・メモリを設けるようにしてもよい。

に設定されたアドレスと各入出力ポートに供給されたア
ドレスとを比較するアドレス比較回路２が、アドレスの
各ビットに対応した複数個のイクスクルーシブＮＯＲ回
路Ｇ１〜Ｇｎとその出力を入力信号とするＮＡＮＤ回路
Ｇ１．Ｏとによって構成されているが、論理ゲート回路
の種類と比較回路の構成はそれに限定されるものでなく
、任意の論理ゲート回路を使った種々の変形例が容易に
考えられる。

［効果］ プログラムの命令によって入出力ポートのアドレスを任
意に設定できるアドレス設定用レジスタ（もしくはＲＡ
Ｍ）と、このレジスタに設定されたアドレスと各入出力
ポートに対し供給されるアドレスとを比較して、両者が
一致したときに選択駆動信号を出力する比較回路とを設
けてなるので、各入出力ポートに割り振られるアドレス
をユーザーが自由に変えられるという作用により、シン
グルチップ・マイコンにおけるユーザーのプログラムお
よびＬＳＩ使用技術の自由度が増大され、これによって
シングルチップ・マイコンの汎用性が向上されるという
効果がある。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、上記実施例では
、各入出力ポートに割り振られるアドレスを設定するた
め、アドレスレジスタもしくは専用のランダム・アクセ
ス・メモリを設けているが、これらを省略し、既に設け
られているデータ・メモリＲＡＭを利用することも可能
である。

［利用分野］ 以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である４ビツト・シングル
チップ・マイコンに適用したものについて説明したが、
それに限定されるものでなく、８ビツト・シングルチッ
プ・マイコンなどにも利用することができる。

【図面の簡単な説明】

第１図は、従来の４ビツト・シングルチップ・マイコン
の一例を示す概略構成図、 第２図は、本発明を適用したシングルチップ・マイコン
の入出力ポートの構成の一実施例を示す回路構成図であ
る。 ＲＯＭ・・・・読出し専用メモリ（プログラム・メモリ
）、ｐｃ・・・・プログラム・カウンタ、ＩＤ・・・・
命令デコーダ、ＥＸＥＣ・・・・実行ユニット、ＲＡＭ
・・・・随時読出し書込み可能なメモリ（データ・メモ
リ）、Ｐ、〜Ｐ３・・・・入出力ポート、Ｂｓｌ　、Ｂ
ｓ２・・・・内部バス、１・・・・アドレス設定手段（
アドレス・レジスタ）、２・・・・アドレス比較回路、
３・・・・入出力ピン、４・・・・ラッチ回路、５・・
・・入力バッファ 第　　１　　図 第　　２　　図

Claims (1)

1. 【特許請求の範囲】 １、複数個の入出力ポートを備え、各入出力ポートがそ
   れぞれアドレスによって選択的に動作されるようにされ
   たデータ処理装置において、上記入出力ポートのアドレ
   スを任意に設定できるようににされるとともに、上記入
   出力ポートに対応してそれぞれアドレス比較回路が設け
   られ、選択のため入出力ポートに供給されたアドレスと
   予め設定されたアドレスとを比較して一致したときにの
   み対応する入出力ポートが選択動作されるようにされて
   なることを特徴とするデータ処理装置。 ２、上記各入出力ポートを選択するためのアドレスは、
   各入出力ポートに対応して設けられたアドレス設定用の
   レジスタもしくはメモリに設定されるようにされてなる
   ことを特徴とする特許請求の範囲第１項記載のデータ処
   理装置。