JPS6149454A - 電子回路装置 - Google Patents
電子回路装置Info
- Publication number
- JPS6149454A JPS6149454A JP59171140A JP17114084A JPS6149454A JP S6149454 A JPS6149454 A JP S6149454A JP 59171140 A JP59171140 A JP 59171140A JP 17114084 A JP17114084 A JP 17114084A JP S6149454 A JPS6149454 A JP S6149454A
- Authority
- JP
- Japan
- Prior art keywords
- terminals
- packages
- solder material
- connection
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
- H05K3/3478—Application of solder preforms; Transferring prefabricated solder patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電子回路装置に係り、特に、パッケージの両
側部にストリップライン型端子がそれぞれの端縁に達し
対称に形成され、パッケージ同志を突き合わせることに
より縦続接続されてなるリードレスパッケージ接続構造
の改良に関す。
側部にストリップライン型端子がそれぞれの端縁に達し
対称に形成され、パッケージ同志を突き合わせることに
より縦続接続されてなるリードレスパッケージ接続構造
の改良に関す。
本発明が適用されるパッケージは、例えば、８〜１８Ｇ
ＩＩｚにおいて一個当たり約５ｄＢのゲインが得られる
マイクロ波増幅器ユニットであり、その外形を第２図に
示す。
ＩＩｚにおいて一個当たり約５ｄＢのゲインが得られる
マイクロ波増幅器ユニットであり、その外形を第２図に
示す。
■は金属のベースであり、その中央にセラミック部２が
形成され、その上にメクライズ形成されたストリップラ
イン型の端子３ａ〜３ｃ、４ａ〜４ｃが形成されている
。また、増幅器素子はケース５内にハーメチックシール
されており、増幅器ユニットの人、出力インピーダンス
は何れも５０Ωに整合されている。
形成され、その上にメクライズ形成されたストリップラ
イン型の端子３ａ〜３ｃ、４ａ〜４ｃが形成されている
。また、増幅器素子はケース５内にハーメチックシール
されており、増幅器ユニットの人、出力インピーダンス
は何れも５０Ωに整合されている。
図示左側の端子３８〜３ｃか人力例、右側の端子４８〜
４ｃが出力側になっており、３ａは＋８■の電源入力端
子、４ａは同電源を次段に供給する出力端子、３ｂは高
周波信号の入力端子、４ｂは増幅された高周波信号の出
力端子、３ｃは一電源または制御用低周波信号の入力端
子、４ｃは端子３ｃに入力したものを次段に供給する出
力端子である。
４ｃが出力側になっており、３ａは＋８■の電源入力端
子、４ａは同電源を次段に供給する出力端子、３ｂは高
周波信号の入力端子、４ｂは増幅された高周波信号の出
力端子、３ｃは一電源または制御用低周波信号の入力端
子、４ｃは端子３ｃに入力したものを次段に供給する出
力端子である。
そして、これらの端子もよ、８〜１８ＧＩＩｚの超高周
波を通すため、セラミック部２上にインピーダンスを整
合させたストリップライン構造をなし、例えば、幅０．
２５１１と言ったように極めて微小に形成されている。
波を通すため、セラミック部２上にインピーダンスを整
合させたストリップライン構造をなし、例えば、幅０．
２５１１と言ったように極めて微小に形成されている。
然も、人、出力が対称に配設されて、複数の増幅器ユニ
ットを組み合わせる際には、パッケージを突き合わせて
直接縦続接続出来るようになっている。従って、このパ
ッケージにはり−ドを設けていない。
ットを組み合わせる際には、パッケージを突き合わせて
直接縦続接続出来るようになっている。従って、このパ
ッケージにはり−ドを設けていない。
ここで、上記のように端子３ａ〜３ｃ、 ４ａ〜４ｃが
微小であるため、前記接続に際する作業が複雑になるの
で、該作業がより簡便になるようにすることが望まれて
いる。
微小であるため、前記接続に際する作業が複雑になるの
で、該作業がより簡便になるようにすることが望まれて
いる。
〔従来の技術と解決しようとする問題点〕上記リードレ
スパッケージを縦続接続した従来例の接続部を斜視図で
第３図に示す。
スパッケージを縦続接続した従来例の接続部を斜視図で
第３図に示す。
左右から突き合わせられた端子４ａと３８．４ｂと３ｂ
、４ｃと３０は１、それぞれ例えば金などのりボン６が
載せられ、例えばスポット溶接によりリボン６と端子４
ａ−、リボン６と端子３ａが溶接されて端子４ａと３８
とがりボン６を介して接続されると言う具合に、互いに
接続される。
、４ｃと３０は１、それぞれ例えば金などのりボン６が
載せられ、例えばスポット溶接によりリボン６と端子４
ａ−、リボン６と端子３ａが溶接されて端子４ａと３８
とがりボン６を介して接続されると言う具合に、互いに
接続される。
ところが、接続する端子！ａ〜３ｃ、４ａ〜４ｃが前述
ど のように微小であること、二つのケース５間の間隙がＱ
、 ５ ＊＊程度と極めて狭いこと、一つのリボン６
に対して二個所の溶接が必要であることのために、通常
の溶接ツールでは該間隙に入れることが困難であるなど
により所要の溶接が出来ないので、特殊設計のツールを
用いる必要があった。
ど のように微小であること、二つのケース５間の間隙がＱ
、 ５ ＊＊程度と極めて狭いこと、一つのリボン６
に対して二個所の溶接が必要であることのために、通常
の溶接ツールでは該間隙に入れることが困難であるなど
により所要の溶接が出来ないので、特殊設計のツールを
用いる必要があった。
然も、この接続構造は、多数のパッケージを接続する際
、接続個所毎に何度も繰り返して溶接作業を行う必要が
あり、大量処理には適さない。
、接続個所毎に何度も繰り返して溶接作業を行う必要が
あり、大量処理には適さない。
その上、リボン６の材料が例えば金のように軟らかい場
合には、溶接時に溶融した材料がセラミック部２に流出
することがあり、このようになると高周波信号の反射が
生じ使用不能になる。
合には、溶接時に溶融した材料がセラミック部２に流出
することがあり、このようになると高周波信号の反射が
生じ使用不能になる。
上記問題点は、パッケージの両側部にそれぞれの端縁に
達し対称に形成されたストリップライン型端子の先端部
上面に、該先端端縁中央部が窪んだ溝を設け、パッケー
ジ同志の突き合ねセにより該端子同志の突き合わせ部に
おいて該溝が形成するろう材プリフォームのガイド窪が
、ろつ材により充填接続されてなる本発明の電子回路装
置によって解決される。
達し対称に形成されたストリップライン型端子の先端部
上面に、該先端端縁中央部が窪んだ溝を設け、パッケー
ジ同志の突き合ねセにより該端子同志の突き合わせ部に
おいて該溝が形成するろう材プリフォームのガイド窪が
、ろつ材により充填接続されてなる本発明の電子回路装
置によって解決される。
本発明の装置においては、所望の複数のパッケージを突
き合わせて並べ、接続個所に形成される前記ガイド窪に
ろう材プリフォームを入れ、該パッケージごと加熱する
ことにより、該ろう材をセラミック部に流出させること
なく゛所望の接続を一括して行うことが可能となり、上
記従来の問題が解消する。
き合わせて並べ、接続個所に形成される前記ガイド窪に
ろう材プリフォームを入れ、該パッケージごと加熱する
ことにより、該ろう材をセラミック部に流出させること
なく゛所望の接続を一括して行うことが可能となり、上
記従来の問題が解消する。
以下本発明の一実施例を第１図により説明する。
企図を通じ同一符号は同一対象物を示す。
第１図（ａｌは本発明によるリードレスバ、ケージ縦続
接続の一例の接続部を示す斜視図、第１図（ｂｌは該接
続部の拡大側断面図、第１図（Ｃ１は同パッケージの端
子部を示す斜視図であ。
接続の一例の接続部を示す斜視図、第１図（ｂｌは該接
続部の拡大側断面図、第１図（Ｃ１は同パッケージの端
子部を示す斜視図であ。
本発明の一実施例に用いるリードレスパッケージの出力
側ストリップライン型端子は第１図（Ｃ）図示の如くで
あり、入力側端子は、これと対称になって同一構成であ
る。
側ストリップライン型端子は第１図（Ｃ）図示の如くで
あり、入力側端子は、これと対称になって同一構成であ
る。
即ち、同図の端子８ａ〜８ｃは、それぞれ第２図におけ
る端子４ａ〜４ｃに対応し、端子４ａ〜４ｃの先端部上
面に、該先端端縁中央部が窪んだＶ型の溝９を設げ、更
に、例えば金などを被着して接続に使用するろう材に対
する濡れ性を良くしたものである。
る端子４ａ〜４ｃに対応し、端子４ａ〜４ｃの先端部上
面に、該先端端縁中央部が窪んだＶ型の溝９を設げ、更
に、例えば金などを被着して接続に使用するろう材に対
する濡れ性を良くしたものである。
なお、図示されないが、端子７８〜７ｃは、それぞれ端
子３８〜３ｃに対応し、上記と同様にして形成された入
力側の端子である。
子３８〜３ｃに対応し、上記と同様にして形成された入
力側の端子である。
この変更に伴い、図示の例においては、該先端部下面も
Ｖ型になりストリップラインのインヒーダンス整合か崩
れるので、第２図のセラミック部２の形状を第１図（Ｃ
１図示のように補正してセラミック部２ａとなし、高周
波信号を通す端子８ｂにおりるこの崩れを補正している
。
Ｖ型になりストリップラインのインヒーダンス整合か崩
れるので、第２図のセラミック部２の形状を第１図（Ｃ
１図示のように補正してセラミック部２ａとなし、高周
波信号を通す端子８ｂにおりるこの崩れを補正している
。
このパッケージを縦続接続すると第１図（ａ１図示のよ
うになる。
うになる。
即ち、第３図図示の場合と同様に、該パッケージを左右
から突き合わせると、左右から突き合わさった端子８ａ
と７ａ、 ８ｂと７ｂ、８ｃと７Ｃのｉ９が、それぞれ
接続に使用するろう材プリフォームのガイド窪１０を形
成する。
から突き合わせると、左右から突き合わさった端子８ａ
と７ａ、 ８ｂと７ｂ、８ｃと７Ｃのｉ９が、それぞれ
接続に使用するろう材プリフォームのガイド窪１０を形
成する。
この窪１０に、例えばはんだなどのろう材１１を例えば
球状にしたろう材プリフォームを入れ、例えばホットプ
レートまたはコンベア炉などにより整列したパッケージ
ごと加熱して該ろう材プリフォームを熔融すると、各窪
１０において、第１図（ｂ）図示のように、ろう材１１
は、窪１０内面の濡れ性により矢印方向に引っ張られて
、セラミック部２ａ上に流出することなしに端子８ａ〜
８ｃと端子７ａ〜７ｃのそれぞれを接続する。
球状にしたろう材プリフォームを入れ、例えばホットプ
レートまたはコンベア炉などにより整列したパッケージ
ごと加熱して該ろう材プリフォームを熔融すると、各窪
１０において、第１図（ｂ）図示のように、ろう材１１
は、窪１０内面の濡れ性により矢印方向に引っ張られて
、セラミック部２ａ上に流出することなしに端子８ａ〜
８ｃと端子７ａ〜７ｃのそれぞれを接続する。
その後は、該パッケージごと冷却してろう材１１を固化
させ接続作業を完了する。
させ接続作業を完了する。
かくして、所望の複数のパッケージを並べた際に接続を
要する多数の接続個所を、一括して接続することが可能
になる。
要する多数の接続個所を、一括して接続することが可能
になる。
然も、ろう材１１のセラミック部２ａへの流出がないの
で、該流出に起因する高周波信号反射の発生も防止され
る。
で、該流出に起因する高周波信号反射の発生も防止され
る。
なお、溝９はＶ型に限定されるものではないこと、また
、端子が厚くその下面が従来のままの平面であるならば
、インピーダンス補正の必要がないこと、インピーダン
ス補正を要する場合は、高周波信号を通す端子に限定さ
れるものではないことは、上記説明から容易に類推可能
である。
、端子が厚くその下面が従来のままの平面であるならば
、インピーダンス補正の必要がないこと、インピーダン
ス補正を要する場合は、高周波信号を通す端子に限定さ
れるものではないことは、上記説明から容易に類推可能
である。
以上説明したように、本発明の構成によれば、所望の複
数のパッケージを並べ接続して形成する電子回路装置に
おいて、該パッケージの接続を簡便に一括して行うこと
を可能にさせ、然も、該接続に起因する高周波信号反射
の発生防止も可能にさせる効果がある。
数のパッケージを並べ接続して形成する電子回路装置に
おいて、該パッケージの接続を簡便に一括して行うこと
を可能にさせ、然も、該接続に起因する高周波信号反射
の発生防止も可能にさせる効果がある。
図面において、
第１図ｔａ＋は本発明によるリードレスパッケージ縦続
接続の一例の接続部を示す斜視図、 第１図（ｂ）は該接続部の拡大側断面図、第１図（Ｃ１
は同パッケージの端子部を示す斜視図、第２図はリード
レスパッケージの斜視図、第３図は従来のリードレスパ
ッケージ縦続接続例の接続部を示す斜視図である。 また、図中において、 １はベース、 ２．２ａはセラミック部、３
ａ〜３ｃ、４ａ〜４Ｃは端子、５はケース、６はリボン
、 ７ａ〜７ｃ、 ８ａ−８ｃは端子、９は
溝、 １０はガイド窪、１１はろう材、 をそれぞれ示す。 第１ 図 革１図（Ｃ）
接続の一例の接続部を示す斜視図、 第１図（ｂ）は該接続部の拡大側断面図、第１図（Ｃ１
は同パッケージの端子部を示す斜視図、第２図はリード
レスパッケージの斜視図、第３図は従来のリードレスパ
ッケージ縦続接続例の接続部を示す斜視図である。 また、図中において、 １はベース、 ２．２ａはセラミック部、３
ａ〜３ｃ、４ａ〜４Ｃは端子、５はケース、６はリボン
、 ７ａ〜７ｃ、 ８ａ−８ｃは端子、９は
溝、 １０はガイド窪、１１はろう材、 をそれぞれ示す。 第１ 図 革１図（Ｃ）
Claims (1)
- パッケージの両側部にそれぞれの端縁に達し対称に形成
されたストリップライン型端子の先端部上面に、該先端
端縁中央部が窪んだ溝を設け、パッケージ同志の突き合
わせにより該端子同志の突き合わせ部において該溝が形
成するろう材プリフォームのガイド窪が、ろう材により
充填接続されてなることを特徴とする電子回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59171140A JPS6149454A (ja) | 1984-08-17 | 1984-08-17 | 電子回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59171140A JPS6149454A (ja) | 1984-08-17 | 1984-08-17 | 電子回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6149454A true JPS6149454A (ja) | 1986-03-11 |
Family
ID=15917723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59171140A Pending JPS6149454A (ja) | 1984-08-17 | 1984-08-17 | 電子回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6149454A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57124498A (en) * | 1981-01-24 | 1982-08-03 | Tokyo Shibaura Electric Co | Method of connecting wire of substrate having wiring pattern |
| JPS58190046A (ja) * | 1982-04-30 | 1983-11-05 | Fujitsu Ltd | 半導体装置 |
-
1984
- 1984-08-17 JP JP59171140A patent/JPS6149454A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57124498A (en) * | 1981-01-24 | 1982-08-03 | Tokyo Shibaura Electric Co | Method of connecting wire of substrate having wiring pattern |
| JPS58190046A (ja) * | 1982-04-30 | 1983-11-05 | Fujitsu Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930001684B1 (ko) | 납땜 접합부 형성 방법 | |
| JPH11176308A (ja) | ヒューズエレメントの製造方法及びそのヒューズエレ メント | |
| US4339784A (en) | Solder draw pad | |
| US5654585A (en) | Semiconductor device with at least one lead having a plurality of bent portions | |
| US4821946A (en) | Soldering method | |
| JPS6149454A (ja) | 電子回路装置 | |
| JPS6335099B2 (ja) | ||
| JPH0345899B2 (ja) | ||
| JPS6159764A (ja) | マイクロ波リ−ドレスパツケ−ジの縦続接続構造 | |
| JPS6159763A (ja) | マイクロ波リ−ドレスパツケ−ジの縦続接続構造 | |
| JPS601837A (ja) | 半導体装置 | |
| JPS59118269A (ja) | ピンろう接方法 | |
| JPH07249654A (ja) | 半導体装置及びその実装方法 | |
| JP4225164B2 (ja) | 配線基板の製造方法 | |
| JPS63209152A (ja) | リ−ドフレ−ム | |
| JPS6015084A (ja) | チタン部品とステンレス部品の接合法 | |
| JPH04372162A (ja) | 電子部品へのリード線の位置決め固定方法 | |
| JPH03138818A (ja) | 可撓性電気導体の製造方法 | |
| JPH11136079A (ja) | 音叉型水晶振動子 | |
| JP2692315B2 (ja) | 半導体装置用リードフレーム用材及び半導体装置用リードフレームの製造方法 | |
| JPH0557718B2 (ja) | ||
| JPS625690A (ja) | 電子部品の半田付け方法 | |
| JPH01143226A (ja) | 半導体装置 | |
| JPH05185274A (ja) | ろう付け用材料およびこれを用いた接着方法 | |
| JPS6062145A (ja) | 混成集積回路の製造方法 |