JPS6159671B2 - - Google Patents
Info
- Publication number
- JPS6159671B2 JPS6159671B2 JP54157783A JP15778379A JPS6159671B2 JP S6159671 B2 JPS6159671 B2 JP S6159671B2 JP 54157783 A JP54157783 A JP 54157783A JP 15778379 A JP15778379 A JP 15778379A JP S6159671 B2 JPS6159671 B2 JP S6159671B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- melting point
- point metal
- nitride film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明は、高融点金属の電極・配線、特にゲー
ト電極を有する半導体装置を製造する場合に適用
して好結果が得られる方法に関する。
ト電極を有する半導体装置を製造する場合に適用
して好結果が得られる方法に関する。
近年、ゲート電極、その他配線にモリブデン
（Mo）、タングステン（Ｗ）などの高融点金属が
用いられている。その理由は、それ等金属材料が
低抵抗であるから装置の高速化に寄与できるこ
と、精密なパターニングが可能であるなど加工性
に優れていること、電極・配線形成後の熱処理温
度に充分耐え得ることなどが主なものである。
（Mo）、タングステン（Ｗ）などの高融点金属が
用いられている。その理由は、それ等金属材料が
低抵抗であるから装置の高速化に寄与できるこ
と、精密なパターニングが可能であるなど加工性
に優れていること、電極・配線形成後の熱処理温
度に充分耐え得ることなどが主なものである。
ところが、例えばMoをMIS電界効果トランジ
スタのゲート電極として用いた場合、シリコン
（Si）・二酸化シリコン（SiO2）界面の準位が増し
たり、可動イオンの影響で閾値電圧（Vth）が印
加電圧に依つて動くなど、安定性が低下する問題
を生じる。その原因は、装置の製造工程に於ける
汚染である。例えば、フオト・レジストを用いて
高融点金属皮膜をパターニングする工程に於い
て、そのフオト・レジスト、現像液、レジスト剥
離液に含まれるアルカリ・イオン、例えばナトリ
ウム・イオン（Na+）、カリウム・イオン（Ｋ
+）、その他重金属などが二酸化シリコンのゲート
絶縁膜中に侵入するものである。即ち、Mo，Ｗ
などの体心立方格子（BCC）結晶構造を有する
金属は柱状結晶を作り易い。ところで、装置のソ
ース領域、ドレイン領域をゲート電極のマスクを
利用したセルフ・アラインメント方式で形成する
と、拡散或いはイオン注入された不純物を活性化
する為に高温の熱処理工程を必要とする。このと
き、高融点金属のゲート電極表面が汚染されてい
ると、その汚染物質は柱状結晶の結晶粒界に沿つ
て拡散し、容易に二酸化シリコンのゲート絶縁膜
中に入り込むものである。これに依り、前記した
ような不安定性が生じることは良く知られてい
る。
スタのゲート電極として用いた場合、シリコン
（Si）・二酸化シリコン（SiO2）界面の準位が増し
たり、可動イオンの影響で閾値電圧（Vth）が印
加電圧に依つて動くなど、安定性が低下する問題
を生じる。その原因は、装置の製造工程に於ける
汚染である。例えば、フオト・レジストを用いて
高融点金属皮膜をパターニングする工程に於い
て、そのフオト・レジスト、現像液、レジスト剥
離液に含まれるアルカリ・イオン、例えばナトリ
ウム・イオン（Na+）、カリウム・イオン（Ｋ
+）、その他重金属などが二酸化シリコンのゲート
絶縁膜中に侵入するものである。即ち、Mo，Ｗ
などの体心立方格子（BCC）結晶構造を有する
金属は柱状結晶を作り易い。ところで、装置のソ
ース領域、ドレイン領域をゲート電極のマスクを
利用したセルフ・アラインメント方式で形成する
と、拡散或いはイオン注入された不純物を活性化
する為に高温の熱処理工程を必要とする。このと
き、高融点金属のゲート電極表面が汚染されてい
ると、その汚染物質は柱状結晶の結晶粒界に沿つ
て拡散し、容易に二酸化シリコンのゲート絶縁膜
中に入り込むものである。これに依り、前記した
ような不安定性が生じることは良く知られてい
る。
本発明は、高融点金属を材料とする電極・配線
を有し、しかも、Na+などの汚染がない装置を容
易に製造する方法を提供するものであり、以下こ
れを詳細に説明する。
を有し、しかも、Na+などの汚染がない装置を容
易に製造する方法を提供するものであり、以下こ
れを詳細に説明する。
本発明一実施例を第１図乃至第８図を参照しつ
つ説明する。
つ説明する。
第１図参照
(1) 比抵抗が例えば７〜10〔Ω−cm〕であるｐ型
シリコン半導体基板１上に通常の選択的熱酸化
法を適用して厚さ4000〜8000〔Å〕の二酸化シ
リコン・フイールド用絶縁膜２を成長させる。
シリコン半導体基板１上に通常の選択的熱酸化
法を適用して厚さ4000〜8000〔Å〕の二酸化シ
リコン・フイールド用絶縁膜２を成長させる。
(2) 通常の熱酸化法を適用して厚さ例えば100〜
500〔Å〕のゲート絶縁膜２Ｇを形成する。
500〔Å〕のゲート絶縁膜２Ｇを形成する。
第２図参照
(3) 例えば電子ビーム蒸着法を適用し、厚さ例え
ば3000〜5000〔Å〕のMo膜３を形成する。こ
の際の蒸着室内に於ける真空度は１×10-6
〔Torr〕、蒸着速度は15〜20〔Å／秒〕であつ
た。
ば3000〜5000〔Å〕のMo膜３を形成する。こ
の際の蒸着室内に於ける真空度は１×10-6
〔Torr〕、蒸着速度は15〜20〔Å／秒〕であつ
た。
第３図参照
(4) 例えばスパツタ法を適用して窒化モリブデン
（Mo2N）膜４を厚さ例えば500〜1000〔Å〕程
度に堆積させる。
（Mo2N）膜４を厚さ例えば500〜1000〔Å〕程
度に堆積させる。
第４図参照
(5) 通常のフオト・リソグラフイ技術を適用し、
先ず、フオト・レジスト（例えばAZ−1350：
米国シツプレイ社製）・マスク５を厚さ例えば
5000〔Å〕〜１〔μｍ〕程度に形成する。
先ず、フオト・レジスト（例えばAZ−1350：
米国シツプレイ社製）・マスク５を厚さ例えば
5000〔Å〕〜１〔μｍ〕程度に形成する。
第５図参照
(6) 前記フオト・レジスト・マスク５を利用し、
窒化モリブデン膜４及びMo膜３をパターニン
グする。これに依りMoゲート電極３Ｇが形成
される。
窒化モリブデン膜４及びMo膜３をパターニン
グする。これに依りMoゲート電極３Ｇが形成
される。
第６図参照
(7) フオト・レジスト膜５を除去してから窒化モ
リブデン膜４の表面を燐酸（H3PO4）系エツチ
ング液にて軽微なエツチングを行なつて表面の
汚染物質を除去する。この際、窒化モリブデン
膜４の表面は鏡面状にエツチングされ、通常の
モリブデン膜表面に見られる著しい粗れは見ら
れない。これは、後に続くフオト・プロセス工
程でパターンの質を向上したり、汚染物質を取
込まないようにする為には甚だ有効である。
尚、前記軽微なエツチングのデータを例示す
る。
リブデン膜４の表面を燐酸（H3PO4）系エツチ
ング液にて軽微なエツチングを行なつて表面の
汚染物質を除去する。この際、窒化モリブデン
膜４の表面は鏡面状にエツチングされ、通常の
モリブデン膜表面に見られる著しい粗れは見ら
れない。これは、後に続くフオト・プロセス工
程でパターンの質を向上したり、汚染物質を取
込まないようにする為には甚だ有効である。
尚、前記軽微なエツチングのデータを例示す
る。
エツチヤント：燐酸（或いはフエリシアン化カ
リ）系 温度：20〔℃〕 時間：５〜10〔秒〕 エツチング量：100〜200〔Å〕 第７図参照 (8) 残留している窒化モリブデン膜４を還元して
モリブデンとする処理を行なう。環元反応は次
式で行なわれると考えられる。尚、温度は500
〜900〔℃〕である。
リ）系 温度：20〔℃〕 時間：５〜10〔秒〕 エツチング量：100〜200〔Å〕 第７図参照 (8) 残留している窒化モリブデン膜４を還元して
モリブデンとする処理を行なう。環元反応は次
式で行なわれると考えられる。尚、温度は500
〜900〔℃〕である。
3H3＋2Mo2N→4Mo＋2NH3
(9) イオン注入法を適用し、ｎ+型ソース領域６
Ｓ及びｎ+型ドレイン領域６Ｄを形成する。こ
の時の注入イオンは砒素イオン（As+）、注入
エネルギ150〔KeV〕、ドーズ量１〜５×1015
〔cm-2〕であつた。
Ｓ及びｎ+型ドレイン領域６Ｄを形成する。こ
の時の注入イオンは砒素イオン（As+）、注入
エネルギ150〔KeV〕、ドーズ量１〜５×1015
〔cm-2〕であつた。
(10) 例えば温度900〜1100〔℃〕、窒素（N2）雰囲
気、時間15〜20〔分〕の熱処理を行なう。
気、時間15〜20〔分〕の熱処理を行なう。
第８図参照
(11) 化学気相成長法を適用し、例えば二酸化シリ
コン絶縁膜７を形成する。
コン絶縁膜７を形成する。
(11) 通常のフオト・リソグラフイ技術、蒸着法な
どを適用し、電極コンタクト窓の形成、例えば
アルミニウム（Al）膜の形成、該アルミニウ
膜のパターニングを行なつて、ソース電極８
Ｓ、ドレイン電極８Ｄ、ゲート電極８Ｇを形成
する。
どを適用し、電極コンタクト窓の形成、例えば
アルミニウム（Al）膜の形成、該アルミニウ
膜のパターニングを行なつて、ソース電極８
Ｓ、ドレイン電極８Ｄ、ゲート電極８Ｇを形成
する。
前記実施例ではMo膜３をパターニングするの
にフオト・レジスト・マスク５を用いているが、
その間に窒化モリブデン膜４が介在しているので
汚染物質はそこで阻止され、Mo膜３に達するこ
とはなく、勿論ゲート絶縁膜２Ｇ中に入り込むこ
ともない。そして、Mo膜３のパターニング後、
高温熱処理前に窒化モリブデン膜４の表面はその
表面の汚染物質とともに軽微なエツチングで除去
されてしまう。尚、窒化モリブデン膜４に代替し
得る物質として、窒化タングステンなど高融点金
属の窒化物を用いることができる。また、前記実
施例では主としてゲート電極のパターニングに関
して記述したが他の電極・配線の形成に本発明を
適用し得ることは云うまでもない。
にフオト・レジスト・マスク５を用いているが、
その間に窒化モリブデン膜４が介在しているので
汚染物質はそこで阻止され、Mo膜３に達するこ
とはなく、勿論ゲート絶縁膜２Ｇ中に入り込むこ
ともない。そして、Mo膜３のパターニング後、
高温熱処理前に窒化モリブデン膜４の表面はその
表面の汚染物質とともに軽微なエツチングで除去
されてしまう。尚、窒化モリブデン膜４に代替し
得る物質として、窒化タングステンなど高融点金
属の窒化物を用いることができる。また、前記実
施例では主としてゲート電極のパターニングに関
して記述したが他の電極・配線の形成に本発明を
適用し得ることは云うまでもない。
さて、前記のようにして作製した装置及び従来
装置に於ける二酸化シリコン・ゲート絶縁膜中の
可動イオン量を測定すると、本発明方法に依る場
合、１×1010〔cm-2〕以下、従来方法に依る場
合、１×1012〔cm-2〕以上であつた。この可動イ
オン量の測定は半導体基板を温度900〔℃〕、の窒
素雰囲気中で20分間熱処理した後にゲート絶縁膜
中を流れるイオン電流を測定することに依り行な
つたものである。この際、はじめにMoゲート電
極には正、基板には負の電位を印加して可動イオ
ン（正電荷）を半導体基板とゲート絶縁膜との界
面近傍に偏倚させ、しかる後逆方向電圧を印加し
てMoゲート電極−ゲート絶縁膜界面に向つて流
れるイオン電流を測定する。
装置に於ける二酸化シリコン・ゲート絶縁膜中の
可動イオン量を測定すると、本発明方法に依る場
合、１×1010〔cm-2〕以下、従来方法に依る場
合、１×1012〔cm-2〕以上であつた。この可動イ
オン量の測定は半導体基板を温度900〔℃〕、の窒
素雰囲気中で20分間熱処理した後にゲート絶縁膜
中を流れるイオン電流を測定することに依り行な
つたものである。この際、はじめにMoゲート電
極には正、基板には負の電位を印加して可動イオ
ン（正電荷）を半導体基板とゲート絶縁膜との界
面近傍に偏倚させ、しかる後逆方向電圧を印加し
てMoゲート電極−ゲート絶縁膜界面に向つて流
れるイオン電流を測定する。
以上の説明で判るように、本発明に依れば、高
融点金属の電極・配線を有する半導体装置を製造
する際、半導体基板上に高融点金属膜を形成し、
その上に窒化モリブデンなどの高融点金属窒化物
膜を形成し、その窒化物膜をパターニングしそれ
をマスクとして前記高融点金属膜のパターニング
を行なつてゲート電極を形成し、その後は該窒化
物膜の表面をその表面の汚染物質とともに除去す
るようにしているので、ゲート絶縁膜中の可動イ
オン量は大幅に減少し、Si・SiO2界面の準位が増
したり、印加電圧に依つてVthが変動するなどの
不安定性を解消した装置を得ることができる。
融点金属の電極・配線を有する半導体装置を製造
する際、半導体基板上に高融点金属膜を形成し、
その上に窒化モリブデンなどの高融点金属窒化物
膜を形成し、その窒化物膜をパターニングしそれ
をマスクとして前記高融点金属膜のパターニング
を行なつてゲート電極を形成し、その後は該窒化
物膜の表面をその表面の汚染物質とともに除去す
るようにしているので、ゲート絶縁膜中の可動イ
オン量は大幅に減少し、Si・SiO2界面の準位が増
したり、印加電圧に依つてVthが変動するなどの
不安定性を解消した装置を得ることができる。
第１図乃至第８図は本発明一実施例を説明する
為の工程要所に於ける半導体装置の要部側断面図
である。 図に於いて、１は基板、２はフイールド用絶縁
膜、２Ｇはゲート絶縁膜、３ＧはMoゲート電
極、４は窒化モリブデン膜、５はフオト・レジス
ト・マスク、６Ｓはソース領域、６Ｄはドレイン
領域、７は絶縁膜、８Ｓはソース電極、８Ｄはド
レイン電極、８Ｇはゲート電極である。
為の工程要所に於ける半導体装置の要部側断面図
である。 図に於いて、１は基板、２はフイールド用絶縁
膜、２Ｇはゲート絶縁膜、３ＧはMoゲート電
極、４は窒化モリブデン膜、５はフオト・レジス
ト・マスク、６Ｓはソース領域、６Ｄはドレイン
領域、７は絶縁膜、８Ｓはソース電極、８Ｄはド
レイン電極、８Ｇはゲート電極である。
Claims (1)
- １ 高融点金属の電極・配線を有する半導体装置
の製造方法に於いて、半導体基板上に高融点金属
膜を形成し、次に、その上に高融点金属窒化物膜
を形成して該窒化物膜を電極パターンにパターニ
ングし、次に、そのパターニングされた窒化物膜
をマスクとして前記高融点金属膜をパターニング
して高融点金属電極を形成し、次に、前記窒化物
膜表面をエツチングして汚染物質を除去してから
該窒化物膜を還元して高融点金属とする工程が含
まれてなることを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15778379A JPS5680168A (en) | 1979-12-05 | 1979-12-05 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15778379A JPS5680168A (en) | 1979-12-05 | 1979-12-05 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5680168A JPS5680168A (en) | 1981-07-01 |
| JPS6159671B2 true JPS6159671B2 (ja) | 1986-12-17 |
Family
ID=15657194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15778379A Granted JPS5680168A (en) | 1979-12-05 | 1979-12-05 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5680168A (ja) |
-
1979
- 1979-12-05 JP JP15778379A patent/JPS5680168A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5680168A (en) | 1981-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02303157A (ja) | 非対称ｃｍｏｓ電界効果トランジスタ | |
| JPS61166075A (ja) | 半導体装置およびその製造方法 | |
| US5422287A (en) | Thin film transistor and process for producing the same | |
| US5319231A (en) | Insulated gate semiconductor device having an elevated plateau like portion | |
| JPS6161544B2 (ja) | ||
| JPS6032974B2 (ja) | 半導体装置の製造方法 | |
| JPS6141130B2 (ja) | ||
| JP4160174B2 (ja) | 半導体装置 | |
| JPS6292327A (ja) | 半導体装置及びその製造方法 | |
| JPS6132576A (ja) | 半導体装置 | |
| JPH0258771B2 (ja) | ||
| JPH0580820B2 (ja) | ||
| JPS5929137B2 (ja) | 半導体装置及びその製造方法 | |
| JPS60208863A (ja) | Ｍｏｓトランジスタ及びその製造方法 | |
| JPS5996770A (ja) | 集積回路の製造方法 | |
| JPH0213929B2 (ja) | ||
| JPH06181219A (ja) | 半導体装置の製造方法 | |
| JPS61288427A (ja) | 半導体装置の製造方法 | |
| JPS6250973B2 (ja) | ||
| JPS6057974A (ja) | 半導体装置の製造方法 | |
| JPH055172B2 (ja) | ||
| JPS59194431A (ja) | 半導体基板へのイオン注入方法 | |
| JPH0590574A (ja) | 半導体装置 | |
| JPH0556026B2 (ja) | ||
| JPS6347982A (ja) | 半導体装置 |