JPS6163041A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6163041A JPS6163041A JP12934585A JP12934585A JPS6163041A JP S6163041 A JPS6163041 A JP S6163041A JP 12934585 A JP12934585 A JP 12934585A JP 12934585 A JP12934585 A JP 12934585A JP S6163041 A JPS6163041 A JP S6163041A
- Authority
- JP
- Japan
- Prior art keywords
- regions
- type
- semiconductor
- wiring
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体装置の製造方法にかかシ、特に半導体
集積回路装置１５１ｃおける半導体基板上の配線路の形
成方法に関する。
集積回路装置１５１ｃおける半導体基板上の配線路の形
成方法に関する。
従来の半導体集恭回路装ｆ？’（Ｋおける配線は所定の
回路素子が半導体基板の一生平面上に形成され、この主
平面上に覆われた絶縁層上にアルミニウム等の金趙層や
、シリコン等の半導体層を蒸着法、スパッタリング法、
あるいは気相成長法等によりて形成し、しかる後写真蝕
刻法等で配線路となるべき部分の全１！４層あるいは半
導体層のみを残し他の部分の金属層あるいは半導体層を
除去することにより配線を形成していた。必要に応じて
上記半導体装置の表面が直接外気に触れるのを避ける為
、外部電極の取シ出し部分を除いて全面に絶縁物層を更
に被覆していた。
回路素子が半導体基板の一生平面上に形成され、この主
平面上に覆われた絶縁層上にアルミニウム等の金趙層や
、シリコン等の半導体層を蒸着法、スパッタリング法、
あるいは気相成長法等によりて形成し、しかる後写真蝕
刻法等で配線路となるべき部分の全１！４層あるいは半
導体層のみを残し他の部分の金属層あるいは半導体層を
除去することにより配線を形成していた。必要に応じて
上記半導体装置の表面が直接外気に触れるのを避ける為
、外部電極の取シ出し部分を除いて全面に絶縁物層を更
に被覆していた。
この従来の半導体装置の配線では、少くとも配線路を形
成してから絶縁物層１に被覆するまでの製造工８に於い
て配線路の側面が露出しており、さらに装置完成後も配
線路上を被覆する絶縁物層を有しないもの線勿論のこと
、配線路上に絶縁物層を有するものでも完全に強固で緻
密な絶縁物層が得離い為、この醒紳路の側面から汚れが
侵入し、半導体基板内の素子の安定性を損ね半導体集槓
回路装ｐの信郭性を低下させていた。
成してから絶縁物層１に被覆するまでの製造工８に於い
て配線路の側面が露出しており、さらに装置完成後も配
線路上を被覆する絶縁物層を有しないもの線勿論のこと
、配線路上に絶縁物層を有するものでも完全に強固で緻
密な絶縁物層が得離い為、この醒紳路の側面から汚れが
侵入し、半導体基板内の素子の安定性を損ね半導体集槓
回路装ｐの信郭性を低下させていた。
又、所定の不純物領域にコンタクトさせるのに困難な場
合もあった。
合もあった。
この発明の目的は、半導体基板内のある導電型を有する
領域と配線路とのオーミックな接触を、たとえ該配線路
の一部が接触すべき領域から外れても良好に行なうこと
が出来、かつ半導体装置の製造工ｅＫ於いて、あるいは
装舒完成後の外部からの汚れが侵入し難く、安定かつ信
頼性の高い半導体装置の製造方法を提供することにある
。
領域と配線路とのオーミックな接触を、たとえ該配線路
の一部が接触すべき領域から外れても良好に行なうこと
が出来、かつ半導体装置の製造工ｅＫ於いて、あるいは
装舒完成後の外部からの汚れが侵入し難く、安定かつ信
頼性の高い半導体装置の製造方法を提供することにある
。
この発明の特徴は、半導体基板に設けられた不純物領域
に接ビ「せる半導体層がこの半導体基板上に設けられた
絶縁層上を延在し、その半導体層は絶縁が上でＰＮ接合
によって分離されて配線路でありて、かつ半導体基板内
のある導電型を有する領域と配線路とのオーミックな接
触を取る場合、半導体層内に配線路を決定するために添
加する不純物の導ｆｆｉ型を上記領域の導電型と同−型
に選ぶことＫＪニジ、配線路を通しての半導体基板内部
へのこの不純物の添加が可能となり、上記領域と抜形す
る配ｒ路の部分が一部上記領域から外れても、首尾よく
上記領域と配線路とのオーミックな接触が取れる半導体
装にの製造方法にある。これにより素子配置に余裕度を
持たせ、又素子自体の面精を減少させることができる。
に接ビ「せる半導体層がこの半導体基板上に設けられた
絶縁層上を延在し、その半導体層は絶縁が上でＰＮ接合
によって分離されて配線路でありて、かつ半導体基板内
のある導電型を有する領域と配線路とのオーミックな接
触を取る場合、半導体層内に配線路を決定するために添
加する不純物の導ｆｆｉ型を上記領域の導電型と同−型
に選ぶことＫＪニジ、配線路を通しての半導体基板内部
へのこの不純物の添加が可能となり、上記領域と抜形す
る配ｒ路の部分が一部上記領域から外れても、首尾よく
上記領域と配線路とのオーミックな接触が取れる半導体
装にの製造方法にある。これにより素子配置に余裕度を
持たせ、又素子自体の面精を減少させることができる。
更にこの発明の半導体装置の配線は絶縁膜を介して設け
られたシリコンゲート電極に接続することもできる。従
ってこの発明によれば、より素子面積が小さくよシ丈枦
変の高い半ｆ体装芦をよシ大きい余裕度を持って実現す
ることが可能である。
られたシリコンゲート電極に接続することもできる。従
ってこの発明によれば、より素子面積が小さくよシ丈枦
変の高い半ｆ体装芦をよシ大きい余裕度を持って実現す
ることが可能である。
上述の説明より解る様に、この発明は特に絶縁ゲート型
電解効果半導体装倉に適用した場合に極めて大きな効果
をあげることができる。以下にいくつかの実施例を挙げ
て図面を参照しながら詳しく説明しよう。
電解効果半導体装倉に適用した場合に極めて大きな効果
をあげることができる。以下にいくつかの実施例を挙げ
て図面を参照しながら詳しく説明しよう。
実施例
Ｐチャンネル絶縁ゲート型電界効果トランジスタの製造
を示す。Ｎ型の単結晶シリコン基板１中のＰ型拡孔の位
１が領域２，３上に正確に入っておらず、第１図に示す
ように多少はみ出していても、Ｎ型のシリコン／ｉ！！
Ｓ中にＰ型の配線路７．９． ｐ型のゲートを極８配線
８を形成するための拡散を行う時シリコン層を通して単
結晶シリコン基板ｌ中へＰ型の拡散領域（第２の不純物
領域）１５．１６が形成される。よって領域２゜３と配
線路２，３と配線路７，８．９とが同一の導電型となる
ように選定しておけば配線路７，８．９と領域２゜３の
オーミックな接触が領域１５．１６をそれぞれ通じて取
られた。このように拡散領域と配線路のオーミックな接
触を取るための位置決定の余裕度が大きくなシ又拡散領
域の面積全必要最小限に小さく出来るので素子の集精度
は大巾に向上した。そして上部に半導体層の熱酸化膜（
二酸化シリコン膜Ｎが帯着される）。
を示す。Ｎ型の単結晶シリコン基板１中のＰ型拡孔の位
１が領域２，３上に正確に入っておらず、第１図に示す
ように多少はみ出していても、Ｎ型のシリコン／ｉ！！
Ｓ中にＰ型の配線路７．９． ｐ型のゲートを極８配線
８を形成するための拡散を行う時シリコン層を通して単
結晶シリコン基板ｌ中へＰ型の拡散領域（第２の不純物
領域）１５．１６が形成される。よって領域２゜３と配
線路２，３と配線路７，８．９とが同一の導電型となる
ように選定しておけば配線路７，８．９と領域２゜３の
オーミックな接触が領域１５．１６をそれぞれ通じて取
られた。このように拡散領域と配線路のオーミックな接
触を取るための位置決定の余裕度が大きくなシ又拡散領
域の面積全必要最小限に小さく出来るので素子の集精度
は大巾に向上した。そして上部に半導体層の熱酸化膜（
二酸化シリコン膜Ｎが帯着される）。
この様にして作製した絶縁ゲート型電界効果半導体装黄
では、配線路７，８．９はシリコン層５の中ｋＲりてい
て配線路７，８，９の側面が露出していない。更に配線
路７，８．９上は熱酸化による二酸化シリコン１０が替
覆され、この熱酸化二酸化シリコン１０は蒸着、スくく
ツタリング、気相成長等の方法により形成し念絶縁層に
比べはるかに強固で緻密であることから、この半導体装
置は非常にすぐれた安定性及び高い信頼性を示した。
では、配線路７，８．９はシリコン層５の中ｋＲりてい
て配線路７，８，９の側面が露出していない。更に配線
路７，８．９上は熱酸化による二酸化シリコン１０が替
覆され、この熱酸化二酸化シリコン１０は蒸着、スくく
ツタリング、気相成長等の方法により形成し念絶縁層に
比べはるかに強固で緻密であることから、この半導体装
置は非常にすぐれた安定性及び高い信頼性を示した。
上記実施例では未発ＥＡ′ｆｃ絶縁ゲート型電界効果ト
ランジスタに適用したが一部１’ｌｔ、界効果型半導体
装置、電界効果型半６体集按回路装ｇ′Ｆ等のユニポー
ラ型装置等いわゆるプレーナ型装敷忙対しては何れへも
適用可能である。又単結晶シリコン基体の代ＣＫ、ゲル
マニウム、ガリウム砒素等の半導体材料音用いることが
出来、絶縁物／！Ｊ４としては熱酸化による二酸化シリ
コンの代りに、熱酸化、蒸着、スパッタリング、気相成
長等により形成した一酸化シリコン、二酸化シリコン、
シリコン窒化物、アルξす、リンガラス等を用いること
も出来る。さらに配線層として用いるシリコン層５代シ
に他のゲルマニウキ、ガリウム砒素等の半導体層を、蒸
着、スパッタリング、気相成長等の方法にょυ形成した
ものを用いることも出来る。本発明の配線構造と従来の
配線構造とを一つの半導体装倉内で部分的Ｋｉみ合わせ
て用いることも可能である。
ランジスタに適用したが一部１’ｌｔ、界効果型半導体
装置、電界効果型半６体集按回路装ｇ′Ｆ等のユニポー
ラ型装置等いわゆるプレーナ型装敷忙対しては何れへも
適用可能である。又単結晶シリコン基体の代ＣＫ、ゲル
マニウム、ガリウム砒素等の半導体材料音用いることが
出来、絶縁物／！Ｊ４としては熱酸化による二酸化シリ
コンの代りに、熱酸化、蒸着、スパッタリング、気相成
長等により形成した一酸化シリコン、二酸化シリコン、
シリコン窒化物、アルξす、リンガラス等を用いること
も出来る。さらに配線層として用いるシリコン層５代シ
に他のゲルマニウキ、ガリウム砒素等の半導体層を、蒸
着、スパッタリング、気相成長等の方法にょυ形成した
ものを用いることも出来る。本発明の配線構造と従来の
配線構造とを一つの半導体装倉内で部分的Ｋｉみ合わせ
て用いることも可能である。
第１図は本発明の実施例を示す電界効果型トランジスタ
の断面図である。 なお図において、１：半導体基板、２：ソース佃域、３
ニドレイン領域、４：絶縁層、５：配貯用半導体層、７
．８，９：配線、１０：熱酸化物、１５，１６ ：拡散
領域である。
の断面図である。 なお図において、１：半導体基板、２：ソース佃域、３
ニドレイン領域、４：絶縁層、５：配貯用半導体層、７
．８，９：配線、１０：熱酸化物、１５，１６ ：拡散
領域である。
Claims (1)
- 半導体基板の一導電型の半導体領域に逆導電型の不純物
領域を設ける工程と、該半導体基板上の絶縁膜上に一導
電型の半導体層を設ける工程と、該半導体層の所定部分
に逆導電型の不純物を導入してＰＮ接合により区画され
た該不純物領域に対する配線路を形成し、かつ該半導体
層から逆導電型の不純物を該絶縁膜に設けられた開孔を
通して該半導体基板に導入する工程とを有することを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12934585A JPS6163041A (ja) | 1985-06-14 | 1985-06-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12934585A JPS6163041A (ja) | 1985-06-14 | 1985-06-14 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP367481A Division JPS56158455A (en) | 1981-01-12 | 1981-01-12 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6163041A true JPS6163041A (ja) | 1986-04-01 |
| JPS6137782B2 JPS6137782B2 (ja) | 1986-08-26 |
Family
ID=15007311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12934585A Granted JPS6163041A (ja) | 1985-06-14 | 1985-06-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6163041A (ja) |
-
1985
- 1985-06-14 JP JP12934585A patent/JPS6163041A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6137782B2 (ja) | 1986-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0193116B1 (en) | Method of manufacturing a semiconductor device having a trench | |
| US4131909A (en) | Semiconductor integrated circuit isolated through dielectric material and a method for manufacturing the same | |
| US4825281A (en) | Bipolar transistor with sidewall bare contact structure | |
| US4216491A (en) | Semiconductor integrated circuit isolated through dielectric material | |
| JPS598065B2 (ja) | Ｍｏｓ集積回路の製造方法 | |
| JPS5848438A (ja) | 半導体集積回路装置 | |
| JPS6042855A (ja) | 半導体装置 | |
| JPS6113383B2 (ja) | ||
| JPS6137782B2 (ja) | ||
| JPS61135136A (ja) | 半導体装置の製造方法 | |
| JPH02192724A (ja) | 半導体装置およびその製造方法 | |
| JPH0548108A (ja) | 半導体装置およびその製造方法 | |
| JPS623583B2 (ja) | ||
| JPS623593B2 (ja) | ||
| JPS6118350B2 (ja) | ||
| JPS62113466A (ja) | 半導体記憶装置の製造方法 | |
| JPH0258367A (ja) | 半導体装置 | |
| JPH0414497B2 (ja) | ||
| JPS6163061A (ja) | 半導体装置 | |
| JPH0427694B2 (ja) | ||
| JPS5933984B2 (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
| JPH0262061A (ja) | トレンチ絶縁式半導体装置 | |
| JPS6018151B2 (ja) | 絶縁ゲ−ト型電界効果トランジスタの製造方法 | |
| JPS604258A (ja) | 半導体装置の構造 | |
| JPH11186387A (ja) | 半導体装置 |