JPS6197958A - 注入形論理半導体装置 - Google Patents
注入形論理半導体装置Info
- Publication number
- JPS6197958A JPS6197958A JP59219621A JP21962184A JPS6197958A JP S6197958 A JPS6197958 A JP S6197958A JP 59219621 A JP59219621 A JP 59219621A JP 21962184 A JP21962184 A JP 21962184A JP S6197958 A JPS6197958 A JP S6197958A
- Authority
- JP
- Japan
- Prior art keywords
- type
- region
- buried region
- type buried
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/65—Integrated injection logic
Landscapes
- Element Separation (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は注入形バイポーラ論理半導体装置（以下工２Ｌ
と称す）に関し、逆形ＮＰＮ トランジスタの電流増幅
率が小さくても、高速で安定に動作するＩ２Ｌの構造に
関するものである。
と称す）に関し、逆形ＮＰＮ トランジスタの電流増幅
率が小さくても、高速で安定に動作するＩ２Ｌの構造に
関するものである。
従来例の構成とその問題点
従来この種のＩ２Ｌは、第１図の断面図に示すように構
成されている。Ｐ型基板１の上にＮ型の埋め込み層２を
形成し、このＮ型埋め込み層２の上にＮ型エピタキシャ
ル層３を形成し、このＮ型エピタキシャル層３内にラテ
ラルＰＮＰ）ランジスタのエミッタとなる浅いＰ型拡散
領域６と前記Ｐ１′ＪＰ）ランジスタのコレクタ（これ
は逆形ＮＰＮトランジスタのベースと共通）となる浅い
Ｐ型拡散領域４を形成し、このＮＰＮ）ランジスタのベ
ース拡散領域４内に浅いＮ型拡散領域でなる６を形成し
て、逆形ＮＰＮ）ランジスタを構成し、前記Ｎ型エピタ
キシャル層３は、通常、接地電位にバイアスされている
。なお、同図中、７は表面絶縁膜、８は導電性物質（配
線層）である。
成されている。Ｐ型基板１の上にＮ型の埋め込み層２を
形成し、このＮ型埋め込み層２の上にＮ型エピタキシャ
ル層３を形成し、このＮ型エピタキシャル層３内にラテ
ラルＰＮＰ）ランジスタのエミッタとなる浅いＰ型拡散
領域６と前記Ｐ１′ＪＰ）ランジスタのコレクタ（これ
は逆形ＮＰＮトランジスタのベースと共通）となる浅い
Ｐ型拡散領域４を形成し、このＮＰＮ）ランジスタのベ
ース拡散領域４内に浅いＮ型拡散領域でなる６を形成し
て、逆形ＮＰＮ）ランジスタを構成し、前記Ｎ型エピタ
キシャル層３は、通常、接地電位にバイアスされている
。なお、同図中、７は表面絶縁膜、８は導電性物質（配
線層）である。
以上のように構成された従来のＩ２Ｌについてその等価
回路を第２図に示す。Ａ、ＢがＰＮＰ）ランジスタで、
Ｃ，Ｄが逆形ＮＰＮトランジスタである。ＡとＣ１ある
いはＢとＤで１つの工りのセルを構成している。
回路を第２図に示す。Ａ、ＢがＰＮＰ）ランジスタで、
Ｃ，Ｄが逆形ＮＰＮトランジスタである。ＡとＣ１ある
いはＢとＤで１つの工りのセルを構成している。
しかしながら上記のような構成においてはＰＮＰトラン
ジスタが飽和するため、工２Ｌセルの電流増幅率β。ｆ
ｆや逆形ＮＰＮ）ランジスタの電流増幅率βｕｐを議論
しなければならない。ここでＰＮＰトランジスタＡ、Ｂ
のエミッタ電流、コレクタ電流を各々工ｉｎｊ＋αＦ・
工ｉｎｊとし、コレクタからの逆注入される電流をＩＲ
とし、ＮＰＮ）ランジスタＣ，Ｄのベース電流、コレク
タ電流を各々ＩＢ、ＩＣとする。例えばＮＰＮ トラン
ジスタＣがＯＮ している時、第２図の等価回路より次
のことが言える。
ジスタが飽和するため、工２Ｌセルの電流増幅率β。ｆ
ｆや逆形ＮＰＮ）ランジスタの電流増幅率βｕｐを議論
しなければならない。ここでＰＮＰトランジスタＡ、Ｂ
のエミッタ電流、コレクタ電流を各々工ｉｎｊ＋αＦ・
工ｉｎｊとし、コレクタからの逆注入される電流をＩＲ
とし、ＮＰＮ）ランジスタＣ，Ｄのベース電流、コレク
タ電流を各々ＩＢ、ＩＣとする。例えばＮＰＮ トラン
ジスタＣがＯＮ している時、第２図の等価回路より次
のことが言える。
ＮＰＮ トランジスタＣ
より＝αＦ・工ｉｎｊ ”Ｒ・・・・・・（１）Ｉｏ
＝βｕｐ −Ｉ Ｂ−°−−−−（２）ここでαＦはＰ
ＮＰ）ランジスタのエミッタ電流のうち、コレクタにま
で達する電流の割合、β１１ｐはＮＰＮ トランジスタ
の順方向電流増幅率である。
＝βｕｐ −Ｉ Ｂ−°−−−−（２）ここでαＦはＰ
ＮＰ）ランジスタのエミッタ電流のうち、コレクタにま
で達する電流の割合、β１１ｐはＮＰＮ トランジスタ
の順方向電流増幅率である。
ＮＰＮ トランジスタＤはＯＦＦ状態であるため、イン
ジェクタ電流はＮＰＮ トランジスタＣに流れ込み、動
作状態では下記条件が必要となる。
ジェクタ電流はＮＰＮ トランジスタＣに流れ込み、動
作状態では下記条件が必要となる。
βｕｐ 、 Ｉ Ｂ＞αＦ”ｉｎｊ °＝°
（３）βｅｆｆは、ＰＮＰ トランジスタのコレクタは
き出し電流ＣＬＦ・工ｉｎｊとＮＰＮ ）ランジスタの
コレクタ吸い込み電流ＩＣとの比で定義されるので、（
１）。
（３）βｅｆｆは、ＰＮＰ トランジスタのコレクタは
き出し電流ＣＬＦ・工ｉｎｊとＮＰＮ ）ランジスタの
コレクタ吸い込み電流ＩＣとの比で定義されるので、（
１）。
（２） 、 （３）式より
あるいは、実質的に、
β 工
ｕｐ ｎ。
（ただし、工、。、工。。は各々ＰＮＰ ）ランジスタ
ＮＰＮ ）ランジスタの飽和電流）となる。すなわち（
４）式が成立する条件が必要である。（４）式左辺のβ
。ｆｆが大きい程Ｉ２Ｌは安定に動作する。一方、１２
Ｌの高速性を追及するため、ＮＰＮトランジスタのベー
ス領域（ＰＮＰトランジスタのコレクタ領域）に到達す
るホール（正孔）の数を多くすると上記（４）式中の工
Ｒの項が大きくなりβｅｆｆ が低下し、工２Ｌの動
作として不安定になるという問題点を有していた。
ＮＰＮ ）ランジスタの飽和電流）となる。すなわち（
４）式が成立する条件が必要である。（４）式左辺のβ
。ｆｆが大きい程Ｉ２Ｌは安定に動作する。一方、１２
Ｌの高速性を追及するため、ＮＰＮトランジスタのベー
ス領域（ＰＮＰトランジスタのコレクタ領域）に到達す
るホール（正孔）の数を多くすると上記（４）式中の工
Ｒの項が大きくなりβｅｆｆ が低下し、工２Ｌの動
作として不安定になるという問題点を有していた。
発明の目的
本発明は注入形バイポーラ論理半導体装置で、逆形ＮＰ
Ｎトランジスタの電流増幅率が小さくても１以上あれば
安定に動作し、しかも、アナログ素子と共存可能なＩ２
Ｌの構造を提供することである。
Ｎトランジスタの電流増幅率が小さくても１以上あれば
安定に動作し、しかも、アナログ素子と共存可能なＩ２
Ｌの構造を提供することである。
発明の構成
本発明の注入形論理半導体装置はＰ型基板にＮ型埋め込
み領域を形成し、このＮ型埋め込み領域を絶縁物質領域
の形成により分離し、一方のＮ型埋め込み領域の上に選
択的にＰ型埋め込み領域を形成し、他方のＮ型埋め込み
領域の上と前記Ｐ型埋め込み領域の上にＮ型エピタキシ
ャル層を形成し前記絶縁物質領域で分離し、前記Ｐ型埋
め込み領域を形成していない側のＮエピタキシャル層内
に浅いＰ型拡散領域を形成し、この浅いＰ型拡散領域内
に浅いＮ型拡散領域を形成し、前記Ｐ型埋め込み領域を
形成している側のＮ型エピタキシャル層内に前記絶縁物
質分離領域に垂直方向に複数個の浅いＰ型拡散領域を形
成し、絶縁物質をはさんだ両側の浅いＰ型拡散領域同士
を導電性物質で短絡し、前記Ｐ型埋め込み領域の一端に
これと深さ方向に交差するように深いＰ型拡散領域を形
成し、前記Ｐ型埋め込み領域上のＮ型エピタキシャル層
と前記深いＰ型拡散領域を導電性物質で短絡し、前記Ｐ
型埋め込み領域を形成している側の前記Ｎ型埋め込み領
域上でＰ型埋め込み領域を形成しないでＮ型エピタキシ
ャル層を゛形成している領域を絶縁物質分離領域を隔て
て前記Ｐ型埋め込み領域を形成していない側のＮ型エピ
タキシャル層と導電性物質で短絡するように構成したも
のであり、これにより、逆形ＮＰＮ ）ランジスタの電
流増幅率が小きくても高速で安定に動作する工２Ｌの構
造を可能とするものである。
み領域を形成し、このＮ型埋め込み領域を絶縁物質領域
の形成により分離し、一方のＮ型埋め込み領域の上に選
択的にＰ型埋め込み領域を形成し、他方のＮ型埋め込み
領域の上と前記Ｐ型埋め込み領域の上にＮ型エピタキシ
ャル層を形成し前記絶縁物質領域で分離し、前記Ｐ型埋
め込み領域を形成していない側のＮエピタキシャル層内
に浅いＰ型拡散領域を形成し、この浅いＰ型拡散領域内
に浅いＮ型拡散領域を形成し、前記Ｐ型埋め込み領域を
形成している側のＮ型エピタキシャル層内に前記絶縁物
質分離領域に垂直方向に複数個の浅いＰ型拡散領域を形
成し、絶縁物質をはさんだ両側の浅いＰ型拡散領域同士
を導電性物質で短絡し、前記Ｐ型埋め込み領域の一端に
これと深さ方向に交差するように深いＰ型拡散領域を形
成し、前記Ｐ型埋め込み領域上のＮ型エピタキシャル層
と前記深いＰ型拡散領域を導電性物質で短絡し、前記Ｐ
型埋め込み領域を形成している側の前記Ｎ型埋め込み領
域上でＰ型埋め込み領域を形成しないでＮ型エピタキシ
ャル層を゛形成している領域を絶縁物質分離領域を隔て
て前記Ｐ型埋め込み領域を形成していない側のＮ型エピ
タキシャル層と導電性物質で短絡するように構成したも
のであり、これにより、逆形ＮＰＮ ）ランジスタの電
流増幅率が小きくても高速で安定に動作する工２Ｌの構
造を可能とするものである。
実施例の説明
第３図は本発明の一実施例における工２Ｌの平面図であ
り、第４図、第６図は、同実施例のうち、ＩＶ−ＩＶ’
、Ｖ−Ｖ’の各局部の断面図である。なお第１図と同一
のものには同一の符号をつけて説明を省略する。またＮ
型埋め込み層２は、通常、接地型にバイアスされている
。９はＰ型埋め込み領域で１１の深いＰ型拡散領域と共
にラテラルＰＮＰトランジスタのベースと接地間にそう
人されるダイオードのアノードを形成しており、これは
ＰＮＰトランジスタのベース領域のＮ型エピタキシャル
層３′と１２のコンタクト窓上の導電性物質により短絡
されている。さらに、１０は、絶縁物質分離領域として
代表的な酸化膜分離領域であり、２のＮ型埋め込み領域
を分離し、また、ＰＮＰ）ランジスタのコレクタ４（こ
れは逆形ＮＰＮ ）ランジスタのベース）を２つに分割
しており、これら２つ分離された浅いＰ型拡散領域は互
いに、導電性物質８で短絡される。また、深いＰ型拡散
領域１１とＰＮＰ）ランジスタのベース領域３′とはコ
ンタクト窓１２で接続され、さらにＰＮＰ トランジス
タを形成している側のＮ型埋め込み領域とＮ７ＰＮ）ラ
ンジスタを形成している側のＮ型エピタキシャル層とは
、コンタクト窓上の導電性物質１３により短絡きれてい
る。
り、第４図、第６図は、同実施例のうち、ＩＶ−ＩＶ’
、Ｖ−Ｖ’の各局部の断面図である。なお第１図と同一
のものには同一の符号をつけて説明を省略する。またＮ
型埋め込み層２は、通常、接地型にバイアスされている
。９はＰ型埋め込み領域で１１の深いＰ型拡散領域と共
にラテラルＰＮＰトランジスタのベースと接地間にそう
人されるダイオードのアノードを形成しており、これは
ＰＮＰトランジスタのベース領域のＮ型エピタキシャル
層３′と１２のコンタクト窓上の導電性物質により短絡
されている。さらに、１０は、絶縁物質分離領域として
代表的な酸化膜分離領域であり、２のＮ型埋め込み領域
を分離し、また、ＰＮＰ）ランジスタのコレクタ４（こ
れは逆形ＮＰＮ ）ランジスタのベース）を２つに分割
しており、これら２つ分離された浅いＰ型拡散領域は互
いに、導電性物質８で短絡される。また、深いＰ型拡散
領域１１とＰＮＰ）ランジスタのベース領域３′とはコ
ンタクト窓１２で接続され、さらにＰＮＰ トランジス
タを形成している側のＮ型埋め込み領域とＮ７ＰＮ）ラ
ンジスタを形成している側のＮ型エピタキシャル層とは
、コンタクト窓上の導電性物質１３により短絡きれてい
る。
以上のように構成された本実施例のＩＬ槽構造ついてそ
の等価回路を第６図に示す。この図で明らかなように、
本実施例装置では、注入用トランジスタのベース、接地
間に等制約なダイオードが挿入されている。例えばＮＰ
Ｎ）ランジスタＣがＯＮしている時、ＰＮＰトランジス
タＡはベースと接地間にそう人されたダイオードＦによ
り飽和領域に入ることはない。したがってＰＮＰ）ラン
ジスタＡば、コレクタからの逆注入が生じないので前記
（４）式中の工Ｒは省略でき、その結果βｅｆｆ−βｕ
ｐ〉１となり、逆形ＮＰＮ）ランジスタの電流増幅が小
さくても１以上であれば安定な動作が得られる。また、
従来のＩＬ槽構造は（４）７式中の工、。／エユ。が１
以下であることがＩ２Ｌのインバータ特性の必要条件で
あったが、本発明の工２Ｌ構造による実施例では、この
条件の制約はなくなっており、製造上のプロセスパラメ
ータの設定、制御が容易である。
の等価回路を第６図に示す。この図で明らかなように、
本実施例装置では、注入用トランジスタのベース、接地
間に等制約なダイオードが挿入されている。例えばＮＰ
Ｎ）ランジスタＣがＯＮしている時、ＰＮＰトランジス
タＡはベースと接地間にそう人されたダイオードＦによ
り飽和領域に入ることはない。したがってＰＮＰ）ラン
ジスタＡば、コレクタからの逆注入が生じないので前記
（４）式中の工Ｒは省略でき、その結果βｅｆｆ−βｕ
ｐ〉１となり、逆形ＮＰＮ）ランジスタの電流増幅が小
さくても１以上であれば安定な動作が得られる。また、
従来のＩＬ槽構造は（４）７式中の工、。／エユ。が１
以下であることがＩ２Ｌのインバータ特性の必要条件で
あったが、本発明の工２Ｌ構造による実施例では、この
条件の制約はなくなっており、製造上のプロセスパラメ
ータの設定、制御が容易である。
発明の効果
以上の説明からも明らかなように、本発明ばＩ２ＬのＰ
ＮＰ）ランジスタのベースと接地間にダイオードをそう
人することにより高速性と安定動作性を兼ね備えた半導
体素子であり、逆形ＮＰＮトランジスタの電流増幅率が
小さくてもよいことからこの１’ＪＰＮ ）ランジスタ
のエミッタ・コレクタ間耐圧を高くすることができ集積
回路における歩留りが大きく向上するという優れた効果
が得られる。
ＮＰ）ランジスタのベースと接地間にダイオードをそう
人することにより高速性と安定動作性を兼ね備えた半導
体素子であり、逆形ＮＰＮトランジスタの電流増幅率が
小さくてもよいことからこの１’ＪＰＮ ）ランジスタ
のエミッタ・コレクタ間耐圧を高くすることができ集積
回路における歩留りが大きく向上するという優れた効果
が得られる。
第１図は従来例の工２Ｌの断面図、第２図は同第１図示
ＩＬの等価回路図、第３図は本発明の実施例ＩＬの要部
平面図、第４図は本発明の実施例のＩＶ−ＩＶ’局部の
断面図、第５図は本発明の実施例のｖ−ｖ’局部断面図
、第６図は本発明の実施例工２Ｌの等価回路図である。 １・・・・・・Ｐ型基板、２・・・・・・Ｎ型埋め込み
領域、３・・・・・・Ｎ型エピタキシャル層、４，５・
・・・・・浅いＰ型拡散領域、６・・・・・・浅いＮ型
拡散領域、７・・・・・絶縁膜、８・・・・・・導電性
物質、９・・・・・・Ｐ型埋め込み領域、１ｏ・・・・
・・絶縁物質分離領域、１１・・・・・・深いＰ型拡散
領域、１２．１３・・・・・・コンタクト窓。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第
１ ｒＡ 第２図 第４図 第５図
ＩＬの等価回路図、第３図は本発明の実施例ＩＬの要部
平面図、第４図は本発明の実施例のＩＶ−ＩＶ’局部の
断面図、第５図は本発明の実施例のｖ−ｖ’局部断面図
、第６図は本発明の実施例工２Ｌの等価回路図である。 １・・・・・・Ｐ型基板、２・・・・・・Ｎ型埋め込み
領域、３・・・・・・Ｎ型エピタキシャル層、４，５・
・・・・・浅いＰ型拡散領域、６・・・・・・浅いＮ型
拡散領域、７・・・・・絶縁膜、８・・・・・・導電性
物質、９・・・・・・Ｐ型埋め込み領域、１ｏ・・・・
・・絶縁物質分離領域、１１・・・・・・深いＰ型拡散
領域、１２．１３・・・・・・コンタクト窓。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第
１ ｒＡ 第２図 第４図 第５図
Claims (1)
- Ｐ型基板にＮ型の埋め込み領域を形成し、このＮ型埋め
込み領域を絶縁物質領域の形成により分離し、一方のＮ
型埋め込み領域の上に選択的にＰ型埋め込み領域を形成
し、他方のＮ型埋め込み領域の上と前記Ｐ型埋め込み領
域の上にＮ型エピタキシャル層を形成し前記絶縁物質領
域で分離し、前記Ｐ型埋め込み領域を形成していない側
のＮ型エピタキシャル層内に浅いＰ型拡散領域を形成し
、この浅いＰ型拡散領域内に浅いＮ型拡散領域を形成し
、前記Ｐ型埋め込み領域を形成している側のＮ型エピタ
キシャル層内に前記絶縁物質分離領域に垂直方向に複数
個の浅いＰ型拡散領域を形成し絶縁物質分離領域をはさ
んだ両側の浅いＰ型拡散領域同士を導電性物質で短絡し
、前記Ｐ型埋め込み領域の一端にこれと深さ方向に交差
するように深いＰ型拡散領域を形成し前記Ｐ型埋め込み
領域上のＮ型エピタキシャル層と前記深いＰ型拡散領域
を導電性物で短絡し、前記Ｐ型埋め込み領域を形成して
いる側の前記Ｎ型埋め込み領域上でＰ型埋め込み領域を
形成しないでＮ型エピタキシャル層を形成している領域
を絶縁物質分離領域を隔てて前記Ｐ型埋め込み領域を形
成していない側のＮ型エピタキシャル層と導電性物質で
短絡したことを特徴とする注入形論理半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59219621A JPS6197958A (ja) | 1984-10-19 | 1984-10-19 | 注入形論理半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59219621A JPS6197958A (ja) | 1984-10-19 | 1984-10-19 | 注入形論理半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6197958A true JPS6197958A (ja) | 1986-05-16 |
| JPH0442829B2 JPH0442829B2 (ja) | 1992-07-14 |
Family
ID=16738393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59219621A Granted JPS6197958A (ja) | 1984-10-19 | 1984-10-19 | 注入形論理半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6197958A (ja) |
-
1984
- 1984-10-19 JP JP59219621A patent/JPS6197958A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0442829B2 (ja) | 1992-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0476815B1 (en) | Thyristor and method of manufacturing the same | |
| KR100208632B1 (ko) | 반도체 집적 회로 및 그 제조 방법 | |
| JPH02307274A (ja) | 半導体装置 | |
| US3947865A (en) | Collector-up semiconductor circuit structure for binary logic | |
| US20040120085A1 (en) | Semiconductor device with surge protection circuit | |
| JPH0447463B2 (ja) | ||
| JPS6359262B2 (ja) | ||
| JPS6170747A (ja) | 注入形論理半導体装置 | |
| JPS60138963A (ja) | 半導体装置 | |
| JPS5882562A (ja) | 半導体装置 | |
| JPH0442829B2 (ja) | ||
| JPS6116569A (ja) | 半導体集積回路装置 | |
| JP2833913B2 (ja) | バイポーラ集積回路装置 | |
| KR900003837B1 (ko) | 멀티콜렉터형 래터럴 트랜지스터 | |
| JPH02144924A (ja) | 縦型バイポーラトランジスタ | |
| JPH0267754A (ja) | バイポーラｃｍ□ｕｏｓ半導体装置 | |
| JPS6058655A (ja) | 半導体集積回路装置 | |
| JPH0752753B2 (ja) | 半導体記憶装置 | |
| JPS629230B2 (ja) | ||
| JPS6148973A (ja) | 半導体装置 | |
| JPS6148970A (ja) | 半導体集積回路装置 | |
| JPS6088457A (ja) | 集積回路 | |
| JPS61208260A (ja) | 半導体装置 | |
| JPH09116021A (ja) | 半導体集積回路とその製造方法 | |
| JPS63128741A (ja) | 半導体注入集積論理回路装置 |