JPS62108593A - 多層配線基板 - Google Patents

多層配線基板

Info

Publication number
JPS62108593A
JPS62108593A JP60247150A JP24715085A JPS62108593A JP S62108593 A JPS62108593 A JP S62108593A JP 60247150 A JP60247150 A JP 60247150A JP 24715085 A JP24715085 A JP 24715085A JP S62108593 A JPS62108593 A JP S62108593A
Authority
JP
Japan
Prior art keywords
insulating layer
organic resin
bonding pad
bonding
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60247150A
Other languages
English (en)
Other versions
JPH0453120B2 (ja
Inventor
真一 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60247150A priority Critical patent/JPS62108593A/ja
Priority to EP86308552A priority patent/EP0226316A1/en
Priority to US06/927,175 priority patent/US4743489A/en
Publication of JPS62108593A publication Critical patent/JPS62108593A/ja
Publication of JPH0453120B2 publication Critical patent/JPH0453120B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1383—Temporary protective insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by welding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5366—Shapes of wire connectors the bond wires having kinks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31551—Of polyamidoester [polyurethane, polyisocyanate, polycarbamate, etc.]
    • Y10T428/31616—Next to polyester [e.g., alkyd]
    • Y10T428/3162—Cross-linked polyester [e.g., glycerol maleate-styrene, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31551—Of polyamidoester [polyurethane, polyisocyanate, polycarbamate, etc.]
    • Y10T428/31623—Next to polyamide or polyimide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ボンディング用パッド時に基板に圧力のかか
る熱圧着ボンディング方式に適した多層配線基板に関す
るものである。
〔従来の技術〕
従来、多層配線基板おいては、層間の絶縁に主に無機絶
縁材（Ａ　１２．０３　）が使用されていたが、最近、
配線の微細高密度化および信号線間の低容量化のために
絶縁材として有機樹脂を使用する多層配線基板が開発さ
れている。
〔発明が解決しようとする問題点〕
ところで、このように有機樹脂を絶縁に使用した場合、
硬度が無機絶縁材（Ａ１２０３　）の約１５００ビツカ
ース硬度に対して７０°〜１５０ビツ力−ス硬度と非常
に低い。したがって、高温高荷重のかかる熱圧着により
金属配線をボンディングするに際して樹脂がへこむ等の
変形が生じ、正常なボンディングができないばかりでな
く、下層の配線層にも悪影響を与え、配線不良の原因に
なるという不具合があった。
そこで、ボンディング用パッドを硬くする手段が採られ
ていた。この場合、Ｎｉメッキ層は厚くかつ硬いほどよ
いが、厚さはパターン精度の劣化をもたらし、また硬度
はメッキ浴組成およびメッキ条件により必然的に制約を
うけるから、ボンディング時の樹脂の変形を完全に無く
すことはできなかった。
一方、基板表面のボンディング用パッドと内層の配線層
との間にメタル層を設けた構造が提案されている。かか
る構造はボンディング時の高荷重を吸収し、樹脂の変形
をおさえるのに有効であるという利点はあるが、例えば
ボンディングを失敗したような場合、基板表面のボンデ
ィング用パッドと内層の配線層との間で層間ショートが
発生するという問題があった。
本発明の目的は上述した問題点に鑑みなされたもので、
良好なボンディングを行うことができ、かつボンディン
グ用パッドと下層の配線層との間のショートを防止でき
るようにした多層配線基板を提供するにある。
〔問題点を解決するための手段〕
本発明は、セラミック等の基板上に形成された有機樹脂
絶縁層の上面に形成されたボンディング用パッドと、前
記有機樹脂絶縁層内の配線層との間に無機絶縁層を設け
た構成とし、もって上述した目的を達成せんとするもの
である。
〔実施例〕
以下、図に示す実施例を用いて本発明の詳細な説明する
。
図は本発明に係わる多層配線基板の一実施例を示す断面
図である。セラミック等から成る基板１の上面にはポリ
イミド樹脂製の有機樹脂絶縁層２が形成されておりミこ
の有機樹脂絶縁層２内には導体へ線パターン３（３ａ、
３ｂ）が設けられている。また、有機樹脂絶縁層２の上
面にはボンディング用パッド４が設けられており、さら
にこのボンディング用パッド４の上面にはＩＣチップな
どの外部接続用配線５°が熱圧着手段により接続されて
いる。なお、ボンディング用パッド４は、例えばクロム
層４ａが５００Ａ、パラジウム層４ｂが１０００人、銅
層４ｃが２０μ、ニッケル層４ｄが１０μ、金の層４ｅ
が５μの厚さとなるよう形成されている。
本実施例は以上のような構造において、ボンディング用
パッド４と導体配線パターン３との間に位置する有機樹
脂絶縁層２内に、例えば厚さ３０μのアルミナセラミッ
クス製の無機絶縁層６を設けたところに特徴がある。
今、以上のような構造に成る多層配線基板の製造方法に
ついて説明するに、まず基板１の上面にポリイミド樹脂
製の有機樹脂絶縁層２ａを形成し、この有機樹脂絶縁層
２ａ上に薄膜法により導体配線パターン３ａを形成する
。この後、この導体配線パターン３ａを覆うようにして
ポリイミド樹脂製の有機樹脂絶縁層２ｂを形成し、さら
にこの有機樹脂絶縁層２ｂの上に導体配線パターン３ｂ
を形成する。次に、この導体配線パターン３ｂを覆うよ
うにしてポリイミド樹脂製の有機樹脂絶縁層２Ｃを形成
し、さらにこの有機樹脂絶縁層２ｃの上にアルミナセラ
ミックス製の無機絶縁層６を配設する。そして、この後
この無機絶縁層６を有機樹脂絶縁層２ｄで覆う。次に、
この有機樹脂絶縁層２ｄの上面にボンディング用パッド
４を形成し、このボンディング用パフド４上にＩＣチッ
プなどの外部接続用配線５を熱圧着手段により接続する
。
これによって、本実施例構造の多層配線基板が製造され
ることになる。
このように、有機樹脂絶縁層２内において、ボンディン
グ用パッド４と導体配線パターン３との間に無機絶縁層
６を設けた構造とすれば、ボンディング用パッド４に外
部接続用配線５を熱圧着する際の圧カカ有機樹脂絶縁層
２ｄがへこんだとしても、無機絶縁層６の介在によって
正常なボンディングが可能になるとともに、ボンディン
グ用パッド４と下層の導体配線パターン３との間のショ
ートも確実に防止できる。
〔発明の効果〕
以上説明したように、本発明によれば、ボンダイング用
パッドと導体配線パターンとの間に無機絶縁層を設けた
ことにより、良好なボンディングを行うことができると
共に、ボンディング用パッドと下層の配線層との間のシ
ョートを防ぐことができ、信頼性の向上を図ることがで
きるという効果を有する。
【図面の簡単な説明】
図は本発明に係わる多層配線基板の一実施例を示す断面
図である。 １・・・・・・基板、 ２・・・・・・有機樹脂絶縁層、 ３（３ａ、３ｂ）・・・・・・導体配線ノ（ターン、４
・・・・・・ホンテインク用）くラド、５・・・・・・
外部接続用配線、 ６・・・・・・無機絶縁層。 出　　願　　人 日本電気株式会社

Claims (1)

    【特許請求の範囲】
  1. 基板上に形成された有機樹脂絶縁層の上面にボンディン
    グ用パッドを設け、このボンディング用パッド上に外部
    接続用配線を熱圧着手段により接続して成る多層配線基
    板において、前記有機樹脂絶縁層内の配線層とボンディ
    ング用パッドとの間に無機絶縁層を設けたことを特徴と
    する多層配線基板。
JP60247150A 1985-11-06 1985-11-06 多層配線基板 Granted JPS62108593A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP60247150A JPS62108593A (ja) 1985-11-06 1985-11-06 多層配線基板
EP86308552A EP0226316A1 (en) 1985-11-06 1986-11-03 Multilayer wiring substrate
US06/927,175 US4743489A (en) 1985-11-06 1986-11-05 Multilayer wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60247150A JPS62108593A (ja) 1985-11-06 1985-11-06 多層配線基板

Publications (2)

Publication Number Publication Date
JPS62108593A true JPS62108593A (ja) 1987-05-19
JPH0453120B2 JPH0453120B2 (ja) 1992-08-25

Family

ID=17159179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60247150A Granted JPS62108593A (ja) 1985-11-06 1985-11-06 多層配線基板

Country Status (3)

Country Link
US (1) US4743489A (ja)
EP (1) EP0226316A1 (ja)
JP (1) JPS62108593A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010212375A (ja) * 2009-03-09 2010-09-24 Denso Corp Ｉｃ搭載基板、プリント配線板、及び製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5019997A (en) * 1989-06-05 1991-05-28 General Electric Company Adaptive lithography accommodation of tolerances in chip positioning in high density interconnection structures
JPH08125341A (ja) * 1994-10-25 1996-05-17 Hitachi Ltd 電子回路装置
US5622770A (en) * 1994-12-22 1997-04-22 Square D Company Printed circuit board design utilizing flexible interconnects for programmable logic components
US6320139B1 (en) 1998-11-12 2001-11-20 Rockwell Automation Technologies, Inc. Reflow selective shorting

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3952231A (en) * 1974-09-06 1976-04-20 International Business Machines Corporation Functional package for complex electronic systems with polymer-metal laminates and thermal transposer
JPS60140897A (ja) * 1983-12-28 1985-07-25 日本電気株式会社 樹脂絶縁多層基板
US4754371A (en) * 1984-04-27 1988-06-28 Nec Corporation Large scale integrated circuit package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010212375A (ja) * 2009-03-09 2010-09-24 Denso Corp Ｉｃ搭載基板、プリント配線板、及び製造方法

Also Published As

Publication number Publication date
EP0226316A1 (en) 1987-06-24
JPH0453120B2 (ja) 1992-08-25
US4743489A (en) 1988-05-10

Similar Documents

Publication Publication Date Title
US3952231A (en) Functional package for complex electronic systems with polymer-metal laminates and thermal transposer
JPS59167096A (ja) 回路基板
JPS60140897A (ja) 樹脂絶縁多層基板
JPS6253000A (ja) 半導体の実装構造
JPH06163794A (ja) メタルコアタイプの多層リードフレーム
JPH0453120B2 (ja)
JPH0121638B2 (ja)
JPH03136334A (ja) 半導体集積回路上の外部電極構造
JPH0671144B2 (ja) 多層高密度実装モジュール
JPS59151490A (ja) 回路基板の配線導体
JPH05152382A (ja) 回路装置
JPS5990938A (ja) 半導体装置用プリント回路基板
JPS6319896A (ja) 多層配線基板
KR920005952Y1 (ko) 반도체장치
JPH0558668B2 (ja)
JPH05235547A (ja) 薄膜基板の配線構造
JP2863358B2 (ja) セラミック多層基板
JPH0439231B2 (ja)
JP2918087B2 (ja) 半導体チップ搭載用多層配線基板
JPS60154596A (ja) 多層配線基板
JPH0513560B2 (ja)
JP2569716B2 (ja) 多層厚膜ｉｃ基板の製造法
JPS6362240A (ja) 多層セラミツク配線基板
JPS61198698A (ja) ハイブリツド用多層配線基板の絶縁膜
JPH05206598A (ja) セラミック回路基板

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees