JPH0328066B2 - - Google Patents
Info
- Publication number
- JPH0328066B2 JPH0328066B2 JP60286747A JP28674785A JPH0328066B2 JP H0328066 B2 JPH0328066 B2 JP H0328066B2 JP 60286747 A JP60286747 A JP 60286747A JP 28674785 A JP28674785 A JP 28674785A JP H0328066 B2 JPH0328066 B2 JP H0328066B2
- Authority
- JP
- Japan
- Prior art keywords
- indium
- layer
- crystal semiconductor
- mixed crystal
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
（技術分野）
本発明は、低雑音増幅回路、高速集積回路、光
高集回路に応用される半導体ヘテロ接合を用いた
電界効果トランジスタに関する。
高集回路に応用される半導体ヘテロ接合を用いた
電界効果トランジスタに関する。
（従来技術）
従来より第２図に示したようなインジウム・り
ん基板２１上にガリウム・インジウム・ひ素混晶
半導体層２２、不純物無添加のアルミニウム・イ
ンジウム・ひ素混晶半導体層２２およびｎ型不純
物が添加されたアルミニウム・インジウム・ひ素
混晶半導体層２４よりなる広禁制帯層２５を有
し、該広禁制帯幅層２５上にゲート電極２６を有
し該ゲート電極２６の両側に対向してソース電極
２７およびドレイン電極２８を有することを特徴
とする電界効果トランジスタが提案・試作されて
いる（チエン（C.Y.Chen）ほか、エレクトロ
ン・デバイス・レターズ（（IEEE Electron
Device Letters）EDL−３巻、６号（1982年）、
152頁）。該電界効果トランジスタでは、ガリウ
ム・インジウム・ひ素混晶半導体層２２中に広禁
制帯幅層２５に沿つて２次元電子層２９が形成さ
れ、この２次元電子層２９がチヤネルとなつてソ
ース電極２７とドレイン電極２８の間に電流経路
が形成される。該電界効果トランジスタのトラン
ジスタ動作はゲート電極２６に印加する電圧によ
りゲート電極領域下の２次電子密度を変調するこ
とにより実現される。該電界効果トランジスタで
は、ガリウム・インジウム・ひ素混晶半導体が室
温で10000cm2／Ｖ・秒を上回る高い電子移動度を
持つために、素子性能を表わす相互コンダクタン
スとして、ゲート長lμｍの素子において室温で約
440ｍＳ／mm、77Kで約700ｍＳ／mmという高い値
が実現されている（第12回International
Symposium on Gallium Arsenide and
Related Compoundsアブストラクト、５頁、講
演番号Opening Session2、軽井沢1985年）。
ん基板２１上にガリウム・インジウム・ひ素混晶
半導体層２２、不純物無添加のアルミニウム・イ
ンジウム・ひ素混晶半導体層２２およびｎ型不純
物が添加されたアルミニウム・インジウム・ひ素
混晶半導体層２４よりなる広禁制帯層２５を有
し、該広禁制帯幅層２５上にゲート電極２６を有
し該ゲート電極２６の両側に対向してソース電極
２７およびドレイン電極２８を有することを特徴
とする電界効果トランジスタが提案・試作されて
いる（チエン（C.Y.Chen）ほか、エレクトロ
ン・デバイス・レターズ（（IEEE Electron
Device Letters）EDL−３巻、６号（1982年）、
152頁）。該電界効果トランジスタでは、ガリウ
ム・インジウム・ひ素混晶半導体層２２中に広禁
制帯幅層２５に沿つて２次元電子層２９が形成さ
れ、この２次元電子層２９がチヤネルとなつてソ
ース電極２７とドレイン電極２８の間に電流経路
が形成される。該電界効果トランジスタのトラン
ジスタ動作はゲート電極２６に印加する電圧によ
りゲート電極領域下の２次電子密度を変調するこ
とにより実現される。該電界効果トランジスタで
は、ガリウム・インジウム・ひ素混晶半導体が室
温で10000cm2／Ｖ・秒を上回る高い電子移動度を
持つために、素子性能を表わす相互コンダクタン
スとして、ゲート長lμｍの素子において室温で約
440ｍＳ／mm、77Kで約700ｍＳ／mmという高い値
が実現されている（第12回International
Symposium on Gallium Arsenide and
Related Compoundsアブストラクト、５頁、講
演番号Opening Session2、軽井沢1985年）。
（発明が解決しようとする問題点）
前記従来技術による電界効果トランジスタでは
ソース抵抗が無視できない値となつているために
相互コンダクタンス・雑音指数などのトランジス
タ特性はソース抵抗により制限されている。した
がつて、前記電界効果トランジスタの特性を改善
するためには、ソース抵抗を従来技術によるもの
よりもさらに低減する必要がある。
ソース抵抗が無視できない値となつているために
相互コンダクタンス・雑音指数などのトランジス
タ特性はソース抵抗により制限されている。した
がつて、前記電界効果トランジスタの特性を改善
するためには、ソース抵抗を従来技術によるもの
よりもさらに低減する必要がある。
従来技術を用いてソース抵抗を低減するために
はイオン注入法によりｎ型不純物をソース電極と
ゲート電極の間およびゲート電極とドレイン電極
の間に注入し、フラツシユアニールなどを行なう
ことによりｎ型不純物を活性化し、これらの領域
の抵抗率を低減する方法が考えられる。しかし、
本発明者らの実験によると前記アルミニウム・イ
ンジウム・ひ素混晶半導体層のみからなる広禁制
帯幅層を具備した電界効果トランジスタでは、ア
ルミニウム・インジウム・ひ素混晶半導体へイオ
ン注入されたｎ型不純物の活性化率が低く、また
アルミニウム・インジウム・ひ素混晶半導体中の
電子移動度が材料固有の性質として300cm2／Ｖ・
秒以下の低いために注入されたアルミニウム・イ
ンジウム・ひ素混晶半導体層の抵抗率を十分低減
することは困難であり、その結果として前記従来
構造の電界効果トランジスタにおいてはイオン注
入技術を用いてもソース抵抗を十分に低減するこ
とはできず、特性の改善を図ることは困難である
ことが判明した。
はイオン注入法によりｎ型不純物をソース電極と
ゲート電極の間およびゲート電極とドレイン電極
の間に注入し、フラツシユアニールなどを行なう
ことによりｎ型不純物を活性化し、これらの領域
の抵抗率を低減する方法が考えられる。しかし、
本発明者らの実験によると前記アルミニウム・イ
ンジウム・ひ素混晶半導体層のみからなる広禁制
帯幅層を具備した電界効果トランジスタでは、ア
ルミニウム・インジウム・ひ素混晶半導体へイオ
ン注入されたｎ型不純物の活性化率が低く、また
アルミニウム・インジウム・ひ素混晶半導体中の
電子移動度が材料固有の性質として300cm2／Ｖ・
秒以下の低いために注入されたアルミニウム・イ
ンジウム・ひ素混晶半導体層の抵抗率を十分低減
することは困難であり、その結果として前記従来
構造の電界効果トランジスタにおいてはイオン注
入技術を用いてもソース抵抗を十分に低減するこ
とはできず、特性の改善を図ることは困難である
ことが判明した。
（問題点を解決するための手段）
本発明では前記問題点を解決するために広禁制
帯幅層をアルミニウム・インジウム・ひ素混晶半
導体層とインジウム・りん層より構成し、少なく
ともソース電極とゲート電極の間およびゲート電
極とドレイン電極の間にｎ型不純物をイオン注入
することとしたものである。
帯幅層をアルミニウム・インジウム・ひ素混晶半
導体層とインジウム・りん層より構成し、少なく
ともソース電極とゲート電極の間およびゲート電
極とドレイン電極の間にｎ型不純物をイオン注入
することとしたものである。
（作用）
インジウム・りんに対したｎ型不純物をイオン
注入しアニールを行なつた実験結果（アプライ
ド・フイジイクス・レターズ（Applied Physics
Letters）43巻、15号（1983年）381頁）によると
インジウム・りんでは、活性化率60％以上が得ら
れ注入層の電子移動度も2000cm2／Ｖ・秒以上が得
られる。これによりｎ型不純物を1014cm-2注入し
た場合インジウム・りんに対しては注入層のシー
ト抵抗を50Ω／口以下にすることができる。一
方、本発明者がアルミニウム・インジウム・ひ素
混晶半導体について実験を行なつたところシート
抵抗は1KΩ／口程度の値になつた。これはイン
ジウム・りんにおける電子移動度および活性化率
が高いことによるものである。
注入しアニールを行なつた実験結果（アプライ
ド・フイジイクス・レターズ（Applied Physics
Letters）43巻、15号（1983年）381頁）によると
インジウム・りんでは、活性化率60％以上が得ら
れ注入層の電子移動度も2000cm2／Ｖ・秒以上が得
られる。これによりｎ型不純物を1014cm-2注入し
た場合インジウム・りんに対しては注入層のシー
ト抵抗を50Ω／口以下にすることができる。一
方、本発明者がアルミニウム・インジウム・ひ素
混晶半導体について実験を行なつたところシート
抵抗は1KΩ／口程度の値になつた。これはイン
ジウム・りんにおける電子移動度および活性化率
が高いことによるものである。
上記の結果より、ガリウム・インジウム・ひ素
混晶半導体層上に広禁制帯幅層を有し、ソース抵
抗を低減する目的で電極間にイオン注入を行なつ
たことを特徴とする電界効果トランジスタにおい
ては広禁制帯幅層としてインジウム・りん層を用
いることが有効であることが理解される。
混晶半導体層上に広禁制帯幅層を有し、ソース抵
抗を低減する目的で電極間にイオン注入を行なつ
たことを特徴とする電界効果トランジスタにおい
ては広禁制帯幅層としてインジウム・りん層を用
いることが有効であることが理解される。
しかし、広禁制帯幅層としてインジウム・りん
層のみを用いることは次のような問題を新たに生
じる。すなわち、前記電界効果トランジスタにお
いてはゲート電極は広禁制帯幅層に対してシヨツ
トキ接合となるように形成される必要があるが、
インジウム・りんに対してはシヨツトキ接合を形
成することは一般に困難である。
層のみを用いることは次のような問題を新たに生
じる。すなわち、前記電界効果トランジスタにお
いてはゲート電極は広禁制帯幅層に対してシヨツ
トキ接合となるように形成される必要があるが、
インジウム・りんに対してはシヨツトキ接合を形
成することは一般に困難である。
そこで本発明では新たに広禁制帯幅層としてシ
ヨツトキ接合を形成することが容易なアルミニウ
ム・インジウム・ひ素混晶半導体層とインジウ
ム・りん層を多層にすることにより、良好なゲー
ト特性とイオン注入による効果的なソース抵抗の
低減を同時に実現した。すなわち、広禁制帯幅層
を、アルミニウム・インジウム・ひ素混晶半導体
層とインジウム・りん層よりなる２層以上の多層
構造とし、少なくともゲート電極に最も近い層を
アルミニウム・インジウム・ひ素混晶半導体層と
することにより良好なゲート特性を実現すること
ができ、かつイオン注入により低抵抗化が容易な
インジウム・りん層を広禁制帯幅層内に含むこと
からイオン注入によるソース抵抗の効果的な低減
を同時に実現することができる。これらのことに
より、本発明により高電子移動度を有するガリウ
ム・インジウム・ひ素混晶半導体中に形成される
２次元電子をチヤネルとして有するという特長を
最大限に活用した高相互コンダクタンス・低雑音
指数を有する電界効果トランジスタを実現するこ
とが可能となる。
ヨツトキ接合を形成することが容易なアルミニウ
ム・インジウム・ひ素混晶半導体層とインジウ
ム・りん層を多層にすることにより、良好なゲー
ト特性とイオン注入による効果的なソース抵抗の
低減を同時に実現した。すなわち、広禁制帯幅層
を、アルミニウム・インジウム・ひ素混晶半導体
層とインジウム・りん層よりなる２層以上の多層
構造とし、少なくともゲート電極に最も近い層を
アルミニウム・インジウム・ひ素混晶半導体層と
することにより良好なゲート特性を実現すること
ができ、かつイオン注入により低抵抗化が容易な
インジウム・りん層を広禁制帯幅層内に含むこと
からイオン注入によるソース抵抗の効果的な低減
を同時に実現することができる。これらのことに
より、本発明により高電子移動度を有するガリウ
ム・インジウム・ひ素混晶半導体中に形成される
２次元電子をチヤネルとして有するという特長を
最大限に活用した高相互コンダクタンス・低雑音
指数を有する電界効果トランジスタを実現するこ
とが可能となる。
（実施例）
第１図ａ，ｂおよびｃに本発明の実施例を示
す。第１図ａの実施例ではインジウム・りん基板
１上に有機金属気相成長法（MOCVD）あるい
はガスソース分子線エピタキシヤル成長法により
アルミニウム・インジウム・ひ素混晶半導体より
なる緩衝層２を形成し、引き続きガリウム・イン
ジウム・ひ素混晶半導体層３、インジウム・りん
層４、アルミニウム・インジウム・ひ素混晶半導
体層５を形成する。ここで、緩衝層２はエピタキ
シヤル成長層の結晶性の改善および基板１からの
不純物の拡散等を防ぐために設けられており、所
要特性等によつては設けなくとも良い。各層の厚
さは、しきい電圧の計設値などにより異なるが代
表的な値を述べると、緩衝層２が約0.5μｍ、ガリ
ウム・インジウム・ひ素混晶半導体層３が20nｍ
から200nｍ、インジウム・りん層４が10nｍから
30nｍ、アルミニウム・インジウム・ひ素混晶半
導体層５が約10nｍである。各層への不純物添加
は、しきい電圧などの設計値などにより異なる
が、代表的な例としては、しきい電圧の均一性・
再現性を重視する場合すべての層を無添加とし、
大電流を取出すことを重視する場合、インジウ
ム・りん層４にｎ型不純物を、２×1018cm-3程度
添加する。また後者の場合、インジウム・りん層
４のガリウム・インジウム・ひ素混晶半導体層３
側約10nｍの領域にはｎ型不純物の拡散によるヘ
テロ接合面の荒れを防ぐ目的で不純物無添加とし
ても良い。
す。第１図ａの実施例ではインジウム・りん基板
１上に有機金属気相成長法（MOCVD）あるい
はガスソース分子線エピタキシヤル成長法により
アルミニウム・インジウム・ひ素混晶半導体より
なる緩衝層２を形成し、引き続きガリウム・イン
ジウム・ひ素混晶半導体層３、インジウム・りん
層４、アルミニウム・インジウム・ひ素混晶半導
体層５を形成する。ここで、緩衝層２はエピタキ
シヤル成長層の結晶性の改善および基板１からの
不純物の拡散等を防ぐために設けられており、所
要特性等によつては設けなくとも良い。各層の厚
さは、しきい電圧の計設値などにより異なるが代
表的な値を述べると、緩衝層２が約0.5μｍ、ガリ
ウム・インジウム・ひ素混晶半導体層３が20nｍ
から200nｍ、インジウム・りん層４が10nｍから
30nｍ、アルミニウム・インジウム・ひ素混晶半
導体層５が約10nｍである。各層への不純物添加
は、しきい電圧などの設計値などにより異なる
が、代表的な例としては、しきい電圧の均一性・
再現性を重視する場合すべての層を無添加とし、
大電流を取出すことを重視する場合、インジウ
ム・りん層４にｎ型不純物を、２×1018cm-3程度
添加する。また後者の場合、インジウム・りん層
４のガリウム・インジウム・ひ素混晶半導体層３
側約10nｍの領域にはｎ型不純物の拡散によるヘ
テロ接合面の荒れを防ぐ目的で不純物無添加とし
ても良い。
前述したようなエピタキシヤル成長を行なつた
後、例えばシリコン・セレンなどのｎ型不純物を
イオン注入し、アニールすることにより低抵抗領
域６を形成する。さらに、金・ゲルマニウムなど
よりなるオーミツク電極を蒸着し合金化を行ない
ソース電極７およびドレイン電極８とする。さら
にアルミニウム、白金、タングステンシリサイド
などからなるゲート電極９を形成する。ここで、
ｎ型不純物をイオン注入した低抵抗領域６はゲー
ト電極９と重なり合わないことが寄生容量低減の
ためおよび逆方向耐圧の向上のために望ましい。
第１図ｂにこの重なりを確実に無くすことができ
る実施例を示す。フオトリソグラフイ技術の位置
合わせ精度が十分でなく素子特性の再現性が良好
でない場合には耐熱ゲートあるいはダミーゲート
を用いたセルフアライン技術を用いることが重要
であり、その場合の工程は前述した工程とは異な
るものとなる。しかし、セルフアライン技術を用
いる用いないに拘らず本発明では効果的にソース
抵抗を低減することが可能なため高相互コンダク
タンス・低雑音なる電界効果トランジスタが実現
される。
後、例えばシリコン・セレンなどのｎ型不純物を
イオン注入し、アニールすることにより低抵抗領
域６を形成する。さらに、金・ゲルマニウムなど
よりなるオーミツク電極を蒸着し合金化を行ない
ソース電極７およびドレイン電極８とする。さら
にアルミニウム、白金、タングステンシリサイド
などからなるゲート電極９を形成する。ここで、
ｎ型不純物をイオン注入した低抵抗領域６はゲー
ト電極９と重なり合わないことが寄生容量低減の
ためおよび逆方向耐圧の向上のために望ましい。
第１図ｂにこの重なりを確実に無くすことができ
る実施例を示す。フオトリソグラフイ技術の位置
合わせ精度が十分でなく素子特性の再現性が良好
でない場合には耐熱ゲートあるいはダミーゲート
を用いたセルフアライン技術を用いることが重要
であり、その場合の工程は前述した工程とは異な
るものとなる。しかし、セルフアライン技術を用
いる用いないに拘らず本発明では効果的にソース
抵抗を低減することが可能なため高相互コンダク
タンス・低雑音なる電界効果トランジスタが実現
される。
第１図ｃに示した実施例ではチヤネルとなる２
次元電子の量子力学的な閉じ込めの効果を高める
目的で、ガリウム・インジウム・ひ素混晶半導体
層３とインジウム・りん層４の間にアルミニウ
ム・インジウム・ひ素混晶半導体層１０をさらに
設けたものである。該混晶半導体層１０の電子親
和力はインジウム・りん層４よりも小さいために
ガリウム・インジウム・ひ素混晶半導体層３中の
２次元電子に対して高いエネルギー障壁が形成さ
れる。その結果２次元電子の量子力学的な閉じ込
めの効果が高められ、高いゲート電圧を印加した
状態においても良好なトランジスタ特性が得られ
るものである。
次元電子の量子力学的な閉じ込めの効果を高める
目的で、ガリウム・インジウム・ひ素混晶半導体
層３とインジウム・りん層４の間にアルミニウ
ム・インジウム・ひ素混晶半導体層１０をさらに
設けたものである。該混晶半導体層１０の電子親
和力はインジウム・りん層４よりも小さいために
ガリウム・インジウム・ひ素混晶半導体層３中の
２次元電子に対して高いエネルギー障壁が形成さ
れる。その結果２次元電子の量子力学的な閉じ込
めの効果が高められ、高いゲート電圧を印加した
状態においても良好なトランジスタ特性が得られ
るものである。
（発明の効果）
本発明により、高い相互コンダクタンス、低雑
音指数を有する電界効果トランジスタを実現する
ことができ、低雑音増幅回路、高速集積回路、光
集積回路などの応用分野に対して多大な貢献をな
すものである。
音指数を有する電界効果トランジスタを実現する
ことができ、低雑音増幅回路、高速集積回路、光
集積回路などの応用分野に対して多大な貢献をな
すものである。
第１図ａ，ｂおよびｃは本発明の実施例である
電界効果トランジスタの断面図である。第２図は
従来の電界効果トランジスタの断面図である。 １，２１：インジウム・りん基板、２：緩衝
層、３，２２：ガリウム・インジウム・ひ素混晶
半導体層、４：インジウム・りん層、５，１０：
アルミニウム・インジウム・ひ素混晶半導体層、
６：ｎ型不純物が注入された低抵抗領域、７，２
７：ソース電極、８，２８：ドレイン電極、９，
２６：ゲート電極、１１，２５：広禁制帯幅層、
２３：不純物無添加のアルミニウム・インジウ
ム・ひ素混晶半導体層、２４：ｎ型不純物が添加
されたアルミニウム・インジウム・ひ素混晶半導
体層、２９：２次元電子層。
電界効果トランジスタの断面図である。第２図は
従来の電界効果トランジスタの断面図である。 １，２１：インジウム・りん基板、２：緩衝
層、３，２２：ガリウム・インジウム・ひ素混晶
半導体層、４：インジウム・りん層、５，１０：
アルミニウム・インジウム・ひ素混晶半導体層、
６：ｎ型不純物が注入された低抵抗領域、７，２
７：ソース電極、８，２８：ドレイン電極、９，
２６：ゲート電極、１１，２５：広禁制帯幅層、
２３：不純物無添加のアルミニウム・インジウ
ム・ひ素混晶半導体層、２４：ｎ型不純物が添加
されたアルミニウム・インジウム・ひ素混晶半導
体層、２９：２次元電子層。
Claims (1)
- 【特許請求の範囲】 １ インジウム・りん基板上に在つて、ガリウ
ム・インジウム・ひ素混晶半導体層を有し、該混
晶半導体層上にインジウム・りん層およびアルミ
ニウム・インジウム・ひ素混晶半導体層の少なく
とも２層よりなる広禁制帯幅層を有し、前記アル
ミニウム・インジウム・ひ素混晶半導体層上にゲ
ート電極およびゲート電極の両側に対向してソー
ス電極とドレイン電極を有し、少なくともソース
電極とゲート電極の間およびゲート電極とドレイ
ン電極の間のインジウム・りん層を含む領域にｎ
型不純物がイオン注入されてなることを特徴とす
る電界効果トランジスタ。 ２ 広禁制帯幅層の一部乃至すべての層がイオン
注入される以前にｎ型であることを特徴とする特
許請求の範囲第１項記載の電界効果トラジスタ。 ３ 広禁制帯幅層の一部乃至すべての層がイオン
注入される以前に不純物無添加であることを特徴
とする特許請求の範囲第１項記載の電界効果トラ
ンジスタ。 ４ 前記ガリウム・インジウム・ひ素混晶半導体
層の前記インジウム・りん基板側に、更にアルミ
ニウム・インジウム・ひ素混晶半導体層が形成さ
れている特許請求の範囲第１項記載の電界効果ト
ランジスタ。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60286747A JPS62145779A (ja) | 1985-12-19 | 1985-12-19 | 電界効果トランジスタ |
| US06/939,716 US4764796A (en) | 1985-12-19 | 1986-12-09 | Heterojunction field effect transistor with two-dimensional electron layer |
| DE8686117164T DE3688318T2 (de) | 1985-12-19 | 1986-12-09 | Feldeffekttransistor. |
| EP86117164A EP0228624B1 (en) | 1985-12-19 | 1986-12-09 | field effect transistor |
| CA000525579A CA1247755A (en) | 1985-12-19 | 1986-12-17 | Field effect transistor |
| KR1019860010809A KR900000073B1 (ko) | 1985-12-19 | 1986-12-17 | 전계효과트랜지스터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60286747A JPS62145779A (ja) | 1985-12-19 | 1985-12-19 | 電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62145779A JPS62145779A (ja) | 1987-06-29 |
| JPH0328066B2 true JPH0328066B2 (ja) | 1991-04-17 |
Family
ID=17708507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60286747A Granted JPS62145779A (ja) | 1985-12-19 | 1985-12-19 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62145779A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2672180B2 (ja) * | 1990-05-23 | 1997-11-05 | シャープ株式会社 | ▲ｉｉｉ▼―ｖ族化合物半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2492167A1 (fr) * | 1980-10-14 | 1982-04-16 | Thomson Csf | Transistor a effet de champ a frequence de coupure elevee |
-
1985
- 1985-12-19 JP JP60286747A patent/JPS62145779A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62145779A (ja) | 1987-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4471366A (en) | Field effect transistor with high cut-off frequency and process for forming same | |
| US5093275A (en) | Method for forming hot-carrier suppressed sub-micron MISFET device | |
| JPH03775B2 (ja) | ||
| JPH11354541A (ja) | 半導体装置およびその製造方法 | |
| KR920003799B1 (ko) | 반도체 장치 | |
| KR900000073B1 (ko) | 전계효과트랜지스터 | |
| JP2746482B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| KR100198309B1 (ko) | 쇼트키 접합을 포함하는 반도체 장치 | |
| JPH0328066B2 (ja) | ||
| JP2710309B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP3034546B2 (ja) | 電界効果型トランジスタの製造方法 | |
| JP2548801B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP3653652B2 (ja) | 半導体装置 | |
| JPH0797638B2 (ja) | 電界効果トランジスタ | |
| JP3407926B2 (ja) | ドーピング方法、半導体装置、抵抗層、電界効果型トランジスタの製造方法、半導体回路素子の製造方法、電気伝導領域の作製方法、量子細線の形成方法、量子箱の形成方法、量子細線トランジスタ、半導体集積回路の製造方法、電子波干渉素子 | |
| JPH0523497B2 (ja) | ||
| JP2695832B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JP2911075B2 (ja) | 電界効果トランジスタ | |
| JP2616032B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP3300189B2 (ja) | 半導体装置およびその製造方法 | |
| JPH03280552A (ja) | 電界効果トランジスタの製造方法 | |
| JP2867422B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JPH01155665A (ja) | 半導体集積回路 | |
| JPH07153779A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS63226967A (ja) | 化合物半導体接合型電界効果トランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |