JPS62200897A - ボタン電話装置 - Google Patents
ボタン電話装置Info
- Publication number
- JPS62200897A JPS62200897A JP4312186A JP4312186A JPS62200897A JP S62200897 A JPS62200897 A JP S62200897A JP 4312186 A JP4312186 A JP 4312186A JP 4312186 A JP4312186 A JP 4312186A JP S62200897 A JPS62200897 A JP S62200897A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- main control
- address
- control part
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007175 bidirectional communication Effects 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Sub-Exchange Stations And Push- Button Telephones (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ボタン電話装置に接続される電話機および回
線のインターフェイスを行う各インターフェイス部と、
ボタン電話装置全体を制御する主制御部との間の制御情
報を双方向通信で、両者からアクセス可能なメモリによ
り行うボタン電話装置に関する。
線のインターフェイスを行う各インターフェイス部と、
ボタン電話装置全体を制御する主制御部との間の制御情
報を双方向通信で、両者からアクセス可能なメモリによ
り行うボタン電話装置に関する。
従来、この種のボタン電話装置では、王制g#部および
インターフェイス部からメモリに対して直接、アドレス
信号を与えてメモリをアクセスするようになっていた。
インターフェイス部からメモリに対して直接、アドレス
信号を与えてメモリをアクセスするようになっていた。
上述した従来のボタン電話装置は、メモリに対してアド
レス信号を与えてメモリをアクセスするようになってい
るため、メモリと主制御部およびインターフェイス部間
にアドレスバスが必要となり、さらにメモリの容量が増
えるとこのアドレスバスも増えてくるため、この間の布
線が多く必要となるという欠点がある。
レス信号を与えてメモリをアクセスするようになってい
るため、メモリと主制御部およびインターフェイス部間
にアドレスバスが必要となり、さらにメモリの容量が増
えるとこのアドレスバスも増えてくるため、この間の布
線が多く必要となるという欠点がある。
本発明のボタン電話装置は、メモリに対するアドレス信
号を発生するアドレスカウンタと、主制御部またはイン
ターフェイス部がメモリをアクセスする際にアドレスカ
ウンタの自動的更新またはクリアの制御を行なうアドレ
スカウンタ制御部を有する。
号を発生するアドレスカウンタと、主制御部またはイン
ターフェイス部がメモリをアクセスする際にアドレスカ
ウンタの自動的更新またはクリアの制御を行なうアドレ
スカウンタ制御部を有する。
本発明は、メモリに対するアクセスは連続的なアクセス
が殆んどで、アドレス信号は順次増加または減少のいず
れかであり、ランダムなアクセスは行なわれていないこ
とに着目し、メモリのアドレス信号を発生するアドレス
カウンタを各共通メモリブロックに設けたもので、これ
により、主制御部またはインターフェイス部側から直接
メモリへアドレス信号を与えることなくアクセスするこ
とが可能となる。
が殆んどで、アドレス信号は順次増加または減少のいず
れかであり、ランダムなアクセスは行なわれていないこ
とに着目し、メモリのアドレス信号を発生するアドレス
カウンタを各共通メモリブロックに設けたもので、これ
により、主制御部またはインターフェイス部側から直接
メモリへアドレス信号を与えることなくアクセスするこ
とが可能となる。
次に1本発明の実施例について図面を参照して説明する
。
。
第2図は本発明のボタン電話装置の一実施例の共通メモ
リブロックC+ (i−1,2,・・・、m)が接続さ
れている図である。
リブロックC+ (i−1,2,・・・、m)が接続さ
れている図である。
本実施例のボタン電話装置は、共通メモリブロンク C
,、C2,・・・、C11と、主制御部バス2と、主制
御部バス2を介して各共通メモリブロック CI。
,、C2,・・・、C11と、主制御部バス2と、主制
御部バス2を介して各共通メモリブロック CI。
C2,・・・、C0にアクセスする主制御部lと、イン
ターフェイスバス3と、インターフェイスバス3を介し
て各共通メモリブロックC1,C2,・・・、C1にア
クセスするインターフェイス部III +I12 +・
・・。
ターフェイスバス3と、インターフェイスバス3を介し
て各共通メモリブロックC1,C2,・・・、C1にア
クセスするインターフェイス部III +I12 +・
・・。
11n+ I21 +■22+ ”’r ■2n+”’
r ■It + l112+’°−’inとで構成され
ている。
r ■It + l112+’°−’inとで構成され
ている。
第1図は共通メモリブロックC+ (i= 1.2.・
・・。
・・。
m)のブロック図である。
共通メモリブロックC,は、メモリ5と、インターフェ
イスバス3を介してインターフェイス部I ij (i
=1,2.−、m j=1.2.・・・、n)と情報
の授受を行う制御情報通信部6と、制御情報通信部6に
接続された制御情報通信部バス8と、主制御部バス2と
制御情報通信部バス8とを介して情報を授受しアドレス
制御信号11、メモリ制御信号12を出力しメモリデー
タバス10を介してメモリ5と情報を授受するメモリ制
御部4と、アドレスカウンタ制御信号11を入力しアド
レス信号9をメモリ5に出力するアドレスカウンタ7と
から構成されている。
イスバス3を介してインターフェイス部I ij (i
=1,2.−、m j=1.2.・・・、n)と情報
の授受を行う制御情報通信部6と、制御情報通信部6に
接続された制御情報通信部バス8と、主制御部バス2と
制御情報通信部バス8とを介して情報を授受しアドレス
制御信号11、メモリ制御信号12を出力しメモリデー
タバス10を介してメモリ5と情報を授受するメモリ制
御部4と、アドレスカウンタ制御信号11を入力しアド
レス信号9をメモリ5に出力するアドレスカウンタ7と
から構成されている。
主制御部バス2、制御情報通信部バス8はデータバス、
書込み/読出し信号線、クリア信号線を有しており、主
制御部バス2はさらに共通メモリブロック選択信号線を
有している。
書込み/読出し信号線、クリア信号線を有しており、主
制御部バス2はさらに共通メモリブロック選択信号線を
有している。
次に、本実施例の動作について説明する。
主制御部1がインターフェイス部Iijにデータを送る
場合、主制御部lは主制御部バス2を介して共通メモリ
ブロック Ci にアクセスするために、まず、共通メ
モリブロック選択信号により共通メモリブロックC1を
選択する0選択された共通メモリブロック自のメモリ制
御部4はアドレスカウンタ制御信号11をアドレスカウ
ンタ7に出力する。アドレスカウンタ制御信号11を入
力したアドレスカウンタ7はメモリ5にOから連続的に
アドレス信号9を出力し、またデータ書込みのメモリ制
御信号12を出力する。これにより、メモリデータバス
lOを介して主制御部1からのデータがメモリ5へ連続
的に書込まれる。一定時間後生制御部1がクリヤ信号を
出力するとメモリ制御部4はメモリアドレスカウンタ7
の出力しているメモリアドレス信号をクリヤし、これに
より共通メモリブロックC1へのアクセスが終了する。
場合、主制御部lは主制御部バス2を介して共通メモリ
ブロック Ci にアクセスするために、まず、共通メ
モリブロック選択信号により共通メモリブロックC1を
選択する0選択された共通メモリブロック自のメモリ制
御部4はアドレスカウンタ制御信号11をアドレスカウ
ンタ7に出力する。アドレスカウンタ制御信号11を入
力したアドレスカウンタ7はメモリ5にOから連続的に
アドレス信号9を出力し、またデータ書込みのメモリ制
御信号12を出力する。これにより、メモリデータバス
lOを介して主制御部1からのデータがメモリ5へ連続
的に書込まれる。一定時間後生制御部1がクリヤ信号を
出力するとメモリ制御部4はメモリアドレスカウンタ7
の出力しているメモリアドレス信号をクリヤし、これに
より共通メモリブロックC1へのアクセスが終了する。
一方、メモリ制御部4は、今データが書込まれたメモリ
5を制御情報通信部6側に切換える。そこで制御情報通
信部6はメモリ制御部4にアクセスする。
5を制御情報通信部6側に切換える。そこで制御情報通
信部6はメモリ制御部4にアクセスする。
メモリ制御部4は制御情報通信部6からアクセスされる
たびにアドレスカウンタ7のメモリアドレス信号9を更
新し、メモリ5に記憶されているデータを制御情報通信
部6へ送出する。制御情報通信部6は連続的にデータを
読込み、インターフェイスバス3を介してインターフェ
イス部■ijにデータを送信する。
たびにアドレスカウンタ7のメモリアドレス信号9を更
新し、メモリ5に記憶されているデータを制御情報通信
部6へ送出する。制御情報通信部6は連続的にデータを
読込み、インターフェイスバス3を介してインターフェ
イス部■ijにデータを送信する。
インターフェイス部工ij側から主制御部1ヘデータを
送信する場合には前記操作とは逆の操作により制御情報
通信部6が受信したインターフェイス部Iljからのデ
ータをメモリ5にメモリ制御部4を介して書込み、一定
時間後メモリ制御部4は主制御部1側にメモリ5を切換
えて、主制御部1はメモリ制御部4を介してメモリ5の
内容を読込む。
送信する場合には前記操作とは逆の操作により制御情報
通信部6が受信したインターフェイス部Iljからのデ
ータをメモリ5にメモリ制御部4を介して書込み、一定
時間後メモリ制御部4は主制御部1側にメモリ5を切換
えて、主制御部1はメモリ制御部4を介してメモリ5の
内容を読込む。
このようにして主制御部lと各インターフェイス部Il
j間の制御データの通信が主制御部1およびインターフ
ェイス部Iijから直接アドレス信号を送信することな
く可能となる。
j間の制御データの通信が主制御部1およびインターフ
ェイス部Iijから直接アドレス信号を送信することな
く可能となる。
以上説明したように本発明は、共通メモリのアドレスを
カウンタにより発生することにより、主制御部から共通
メモリブロック間およびインターフェイス部から共通メ
モリブロック間の信号線においてアドレス信号を用いな
いため、この間の布線を減少させることができ、さらに
メモリの容量が増加してもこの間の布線には影響を受け
ないという効果がある。
カウンタにより発生することにより、主制御部から共通
メモリブロック間およびインターフェイス部から共通メ
モリブロック間の信号線においてアドレス信号を用いな
いため、この間の布線を減少させることができ、さらに
メモリの容量が増加してもこの間の布線には影響を受け
ないという効果がある。
第1図は本発明のボタン電話装置の一実施例を示す共通
メモリブロックC+ (i= 1.2.・・・、m)の
構成図、第2図は第1図の共通メモリブロック Ciが
主制御部lとインターフェイス部l1j(i=1゜2、
・・・、ffi、 j = 1.2.・・・、n)に
接続されている図である。 l・・・主制御部。 2・・・主制御部バス、 3・・・インターフェイスバス、 4・・・メモリ制御部。 5・・・メモリ、 6・・・制御情報通信部、 7・・・アドレスカウンタ。 8・・・制御情報通信部バス、 9・・・メモリアドレス信号。 lO・・・メモリデータバス、 11・・・アドレスカウンタ制御信号、12・・・メモ
リ制御信号。 C,、c2.・・・、C,・・・共通メモリブロック、
111+II2+・・・、llTl・・・インターフェ
イス部、’21 、■22 r・・・+I2n・・・イ
ンターフェイス部、1111+Im2+・・・l ll
In・・・インターフェイス部。
メモリブロックC+ (i= 1.2.・・・、m)の
構成図、第2図は第1図の共通メモリブロック Ciが
主制御部lとインターフェイス部l1j(i=1゜2、
・・・、ffi、 j = 1.2.・・・、n)に
接続されている図である。 l・・・主制御部。 2・・・主制御部バス、 3・・・インターフェイスバス、 4・・・メモリ制御部。 5・・・メモリ、 6・・・制御情報通信部、 7・・・アドレスカウンタ。 8・・・制御情報通信部バス、 9・・・メモリアドレス信号。 lO・・・メモリデータバス、 11・・・アドレスカウンタ制御信号、12・・・メモ
リ制御信号。 C,、c2.・・・、C,・・・共通メモリブロック、
111+II2+・・・、llTl・・・インターフェ
イス部、’21 、■22 r・・・+I2n・・・イ
ンターフェイス部、1111+Im2+・・・l ll
In・・・インターフェイス部。
Claims (1)
- 【特許請求の範囲】 ボタン電話装置に接続される電話機および回線のインタ
ーフェイスを行う各インターフェイス部とボタン電話装
置全体を制御する主制御部との間の制御情報を双方向通
信で、両者からアクセス可能なメモリにより行うボタン
電話装置において、 メモリに対するアドレス信号を発生するアドレスカウン
タと、主制御部またはインターフェイス部がメモリをア
クセスする際にアドレスカウンタの自動的更新またはク
リアの制御を行なうアドレスカウンタ制御部を含むこと
を特徴とするボタン電話装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4312186A JPS62200897A (ja) | 1986-02-27 | 1986-02-27 | ボタン電話装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4312186A JPS62200897A (ja) | 1986-02-27 | 1986-02-27 | ボタン電話装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62200897A true JPS62200897A (ja) | 1987-09-04 |
Family
ID=12655003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4312186A Pending JPS62200897A (ja) | 1986-02-27 | 1986-02-27 | ボタン電話装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62200897A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59226540A (ja) * | 1983-06-08 | 1984-12-19 | Nec Corp | デ−タ伝送装置 |
-
1986
- 1986-02-27 JP JP4312186A patent/JPS62200897A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59226540A (ja) * | 1983-06-08 | 1984-12-19 | Nec Corp | デ−タ伝送装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4035777A (en) | Data processing system including parallel bus transfer control port | |
| JPH0158540B2 (ja) | ||
| JPS62200897A (ja) | ボタン電話装置 | |
| JP2766216B2 (ja) | 情報処理装置 | |
| KR920003174B1 (ko) | 메모리 액세스 콘트롤러 | |
| JPH05233560A (ja) | 多重プロセッサ回路用プロセッサ間連絡システムおよびその方法 | |
| JPS58194490A (ja) | ボタン電話装置における運用デ−タ設定方法及びその装置 | |
| JPS6367702B2 (ja) | ||
| KR930022207A (ko) | 마스터/슬레이브 메모리 공유장치와 공유 제어방법 | |
| JPH0521376B2 (ja) | ||
| JPH0160864B2 (ja) | ||
| SU1451712A1 (ru) | Адаптивна система обработки данных | |
| SU1539787A1 (ru) | Микропрограммное устройство дл сопр жени процессора с абонентами | |
| JPS5953564B2 (ja) | デ−タ処理装置 | |
| JPS6051145B2 (ja) | コンピユ−タ接続方式 | |
| JP3138597B2 (ja) | バースト信号送出管理用メモリを用いたダイナミックポーリング方式 | |
| JPS6393031A (ja) | 表示画面デ−タ転送方式 | |
| JPH07250102A (ja) | データ伝送回路 | |
| JPS59180774A (ja) | メモリアクセス方式 | |
| JPH063591B2 (ja) | 通信制御装置における受信デ−タの制御方式 | |
| JPS6037055A (ja) | 情報処理装置 | |
| JPS6378260A (ja) | 入出力装置制御方式 | |
| JPS60114927A (ja) | フアイルメモリアクセス制御方式 | |
| JPS61120262A (ja) | メモリ間インテリジエントdma制御装置 | |
| JPS63152263A (ja) | デジタルト−ン制御方式 |