JPS6230688A - 薄膜の結晶化方法 - Google Patents

薄膜の結晶化方法

Info

Publication number
JPS6230688A
JPS6230688A JP16872685A JP16872685A JPS6230688A JP S6230688 A JPS6230688 A JP S6230688A JP 16872685 A JP16872685 A JP 16872685A JP 16872685 A JP16872685 A JP 16872685A JP S6230688 A JPS6230688 A JP S6230688A
Authority
JP
Japan
Prior art keywords
thin film
film
substrate
melting
crystallized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16872685A
Other languages
English (en)
Other versions
JPH0432039B2 (ja
Inventor
Yutaka Hayashi
豊 林
Kenichi Ishii
賢一 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP16872685A priority Critical patent/JPS6230688A/ja
Publication of JPS6230688A publication Critical patent/JPS6230688A/ja
Publication of JPH0432039B2 publication Critical patent/JPH0432039B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、薄膜の結晶化技術に関するものである。
〔従来技術〕
従来、薄膜の結晶化技術はS OI (Sem1con
duc −tor on 1nsulator )技術
と呼ばれ、半導体、特にシリコン薄膜を絶縁膜、特に5
ifz上に結晶化する技術が開発されて来た。これを図
によシ説明する。第5図は従来技術を説明するための図
で、特に下層の絶縁膜20が同図に示すように絶縁膜2
0の他の部分の厚さt・・2よシ一部薄い(l・−1の
部分)場合は半導体膜30を熔融結晶化するとき、熱の
良伝導体の基板10への熱の流れの大きい、そして絶縁
膜20の薄い部分aから固化結晶化が#まる。
〔発明が解決しようとする問題点〕
しかし、上記絶縁膜の薄い部分の厚さt。、1が100
0 A以下、絶縁膜の厚い部分の厚さt・、2が200
0 A以上の場合はaの部分以外の半導体膜が熔融して
もαの部分の半導体膜が熔融しないので、膜の結晶化が
均一に行われないし、αの部分に素子を作るときは不適
幽である。さらに、αの部分の半導体膜まで熔かそうと
すると絶縁膜の厚い部分は温度が上シすぎて水滴状に熔
融した半導体薄膜がそのまま固まってしまい、一様性の
ない結晶層が出来てしまいやはり素子の製造には不適当
である。
〔問題点を解決するだめの手段〕
本発明は、上記の困難点を解決するためになされたもの
で、熔融結晶化しようとする薄膜下の第1の高融点薄膜
の薄い部分と基板又は基板側の第2の良熱伝導性の薄膜
との間に、1600A以上の熱伝導の悪い材料から成る
第2の高融点薄膜と第1の良熱伝導性の薄膜とから少な
くとも構成される構造を挿入することによって、薄膜を
一様に熔融し、しかも第1の高融点薄膜の薄い部分に設
けられた前記薄膜の部分から結晶化が始まるようにした
ものである。
〔実施例〕
第1図は、本発明の詳細な説明するための図面である。
第5図で説明した従来例と同様に30は結晶化する薄膜
、20は第1の高融点薄膜で、aの部分ではtI、の厚
みを持ち、tl、は1000 A以下である。第1の高
融点薄膜の他の部分の厚さtI2は2000A以上であ
る。40は良熱伝導性の薄膜であシ、41は第2の熱伝
導の悪い材料から成る薄膜で、その厚さI’I3は16
00A以上である。
10は基板を示すが、基板上に多層構造が形成されてい
る場合は、第2の良熱伝導性の薄膜としてもよい。基板
10としてシリコン、第1の高融点薄膜20としてオキ
シナイトライド膜、結晶化薄膜30として、化学蒸着さ
れた1500〜3000Aのシリコン薄膜で構成された
断面(第5図示)を有する試料について実験を行った。
シリコン薄膜の熔融は5〜6Wのアルゴンレーザーを0
.2晶化薄膜(シリコン薄膜)30はαの部分を熔融さ
せるためのレーザーパワーを投入すると、第1の高融点
薄膜20の厚い部分はシリコン薄膜が蒸発又は凝縮して
固化した後、第1の高融点薄膜20の上に残らない部分
が出て来る。シリコン薄膜の残った部分は厚さが一様で
なく、しかも場合によってはαの部分に流入して厚くな
っていることが多かった。絶縁膜の薄い部分の厚さta
xlを200OAまで増加した場合は一様な熔融が可能
なレーザーパワーとスイープ速度が見出された。
一方、第1図に示すように、第1の良熱伝導性の薄膜4
0として、約400OAの多結晶シリコン薄膜、結晶化
される薄膜30として約300OAのシリコン薄膜、第
2の高融点薄膜41として膜厚t■3= 160 OA
以上の5iCh、第1の高融点薄膜Aの5i02ヲ用い
た場合、アルゴンレーザーパワー5〜6W、スイープ速
度約2cm/secの条件で結晶化薄膜30は一様に熔
融され、αの部分は単結晶または結晶粒の大きい結晶化
膜となった。まだ、第1の高融点薄膜20は第5図に対
応する実施例ではオキシナイトライド膜を用い、より高
温に耐える材料構成にしたのに対して、本発明の実施例
ではSiO2で充分であった。
次に、本発明の他の実施例について説明する。
本発明の薄膜の結晶化方法は、再結晶化薄膜の下面に一
部1000^以下の薄い絶縁性の高融点薄膜を有する構
造の熔融結晶化方法において不可欠な方法であるが、第
1の良熱伝導性の薄膜40を第1の高融点薄膜の薄い部
分のみに設けた第2図の構成でも実施可能である。まだ
、第1、第2の高融点薄膜20.41はX酸化シリコン
窒化シリコン、オキシナイトライド等の高融点絶縁物等
で構成される。結晶化さるべき薄膜30はシリコン、ゲ
ルマニウム等の半導体または金二警 また、再結晶化のだめの薄膜熔融手段としてアルゴンレ
ーザーを用いる例を示(7たが、電子ビーム、線状高周
波加聾5、線状ランプ加熱、ストリップカーボンヒータ
等公知の手段を用いることができる。
本発明の製造方法の応用例として、下部にも上部にも薄
い絶縁膜を介して、ゲートを有する新型FETを試作し
た。
第3図は上記FETの断面図で、10はシリコン基板、
20はSi 02.41は1600〜5400Aの51
02.40はi多結晶Siの下部ゲート、30Cは本発
明の方法により結晶化されたシリコンを用いたチャネル
部分で、下部ゲートとの間の絶縁膜は350Aの510
2である。30C530Dはそれぞれ、結晶化シリコン
中に作られたルソース、ルドレインすあり、33は1多
結晶シリコンで作られた土部r−トである。上部ゲート
絶縁膜厚は250Aで4る。32S、32Dはソース及
びドレインの引出し電極である。このトランジスタは第
2図で説明した本発明の実施例の構造から従来のシリコ
ンゲート技術を用いて作ることができる0第4図は第3
図により説明した新型FETの出力特性を説明するだめ
のもので、上部ゲート33からも下部ゲート40からも
同程度にチャネル電流の制御が可能であシ、さらに、下
部ゲートに与えるバイアスで上部ゲートの闇値電圧の制
御を行うことも可能である。
〔発明の効果〕
以上述べたように、本発明は熔融結晶化しようとするh
膜下の第1の高融点薄膜の薄い部分と、基板または基板
側の第2の良熱伝導性の薄から成る第2の高融点薄膜と
第1の良熱伝導性の薄膜とから少なくとも成る構造を挿
入することによυ、結晶化薄膜下に1000 A以下の
薄いる。従って、多層構造の素子の製造方法として有益
な薄膜の結晶化方法を提供するものである。
【図面の簡単な説明】
第1図は本発明の詳細な説明するだめの図、第2図は本
発明の他の実施例を説明するだめの図、第3図は本発明
のさらに他の実施例の図、第4図は第3図に示す実施例
のFETの出力特性を説明するだめの図、第5図は従来
技術を説明するための図である。 図中、10は基板、20は第1の高融点薄膜、20′は
結晶化された薄膜(?&+ソース)、32Dは゛レイン
の引出し電極、32Sはソースの引出し前極′晶は?多
結晶シリーンの上部ゲート、40は第1の良熱伝導性の
薄膜(TL+多結晶シリコンの下部ゲート)、41は第
2の高υ点薄膜(1600〜5400Aの5iO2)で
ある。 4−一軸 指定代理人 電子技術総合研究所長佐 藤 孝 平11
・ ・  パ 第1図 113      %+0 10:基板 40 :  烏1 の笈熱ノ云扉ノ庄の適用((?J4
0oO′Aの孕鰭品ンリコソ簿臘)41:   第2 
の高品虫免りi川え (角にス云↓Φ文・いオオ斜V゛
ら4 る @# ;  713 = 1600A >A
’r−nAnn SiO2)第2図 10:巷 籾 20:第1の高融前、簿膜 20′: 書ち1 の 畠晶立七、薄層(の簿し・輝A
ト30’  g&化する前非え 40:  層510 tε熱スム]Lノ)÷トの膜A4
第3図 1o:基 杖 20:第1の高融渭、簿膜(SiOz)30C:  S
台曇1ヒご七尺濤I愛 (すYンネ>LaF3介)31
:A丞り1月笑

Claims (1)

    【特許請求の範囲】
  1. 熔融結晶化されるべき薄膜と、該薄膜に接して基板側に
    設けられた一部に1000Å以下の薄い部分を有し他部
    分は1000Åより厚い第1の高融点絶縁膜とからなる
    二層構造において、少なくとも前記第1の高融点薄膜の
    下に第1の良熱伝導性の薄膜と、1600Å以上の熱伝
    導の悪い材料からなる第2の高融点薄膜とからなる第2
    の二層構造を基板側に挿入し熔融結晶化を行うことを特
    徴とする薄膜の結晶化方法。
JP16872685A 1985-07-31 1985-07-31 薄膜の結晶化方法 Granted JPS6230688A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16872685A JPS6230688A (ja) 1985-07-31 1985-07-31 薄膜の結晶化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16872685A JPS6230688A (ja) 1985-07-31 1985-07-31 薄膜の結晶化方法

Publications (2)

Publication Number Publication Date
JPS6230688A true JPS6230688A (ja) 1987-02-09
JPH0432039B2 JPH0432039B2 (ja) 1992-05-28

Family

ID=15873284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16872685A Granted JPS6230688A (ja) 1985-07-31 1985-07-31 薄膜の結晶化方法

Country Status (1)

Country Link
JP (1) JPS6230688A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63139240U (ja) * 1987-03-03 1988-09-13

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5855395A (ja) * 1981-09-30 1983-04-01 Toshiba Corp シリコン単結晶膜の成長方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5855395A (ja) * 1981-09-30 1983-04-01 Toshiba Corp シリコン単結晶膜の成長方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63139240U (ja) * 1987-03-03 1988-09-13

Also Published As

Publication number Publication date
JPH0432039B2 (ja) 1992-05-28

Similar Documents

Publication Publication Date Title
JPS59208783A (ja) 薄膜トランジスタ
JPS62181419A (ja) 多結晶シリコンの再結晶化法
US9147838B2 (en) Phase change current density control structure
US7052993B2 (en) Thin film transistor having copper alloy wire and method of manufacturing the same
JP3774871B2 (ja) 遅延型薄膜ヒューズ
JPH11514800A (ja) 電子装置製造
JPH0445584A (ja) 相転移型メモリ素子およびその製造方法
US4128681A (en) Method for producing an InSb thin film element
JPH0432039B2 (ja)
JPH04253323A (ja) 半導体装置の製造方法
JPH0556314B2 (ja)
JPH03227068A (ja) 薄膜トランジスタおよびその製造方法
JPS62286282A (ja) 薄膜トランジスタの製造方法
JPH01302768A (ja) 逆スタガー型シリコン薄膜トランジスタ
JPH0567782A (ja) 薄膜トランジスタとその製造方法
JPS5871661A (ja) 薄膜トランジスタの製造方法
JP2939819B2 (ja) 薄膜トランジスタの製造方法
JPS6347253B2 (ja)
JPH05343633A (ja) 半導体装置およびその製造方法
JPS63207181A (ja) 半導体材料
JPH0614511B2 (ja) 半導体薄膜の結晶化方法
JPH0570824B2 (ja)
JPS5948961A (ja) 半導体装置の製造方法
JPS62152173A (ja) 薄膜電界効果トランジスタ
JPS61212013A (ja) 半導体薄膜の結晶化法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term