JPS6245030A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6245030A JPS6245030A JP18530885A JP18530885A JPS6245030A JP S6245030 A JPS6245030 A JP S6245030A JP 18530885 A JP18530885 A JP 18530885A JP 18530885 A JP18530885 A JP 18530885A JP S6245030 A JPS6245030 A JP S6245030A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- reactive ion
- resin film
- exceeding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関して、特にドライ
エツチング方法に関して、サイドエツチングのないドラ
イエツチングを行う方法を提供するものである。
エツチング方法に関して、サイドエツチングのないドラ
イエツチングを行う方法を提供するものである。
従来のドライエツチング方法として例えばＦＥＴ構造の
トランジスタのゲート電極のノ（リア・メタルとして用
いるＭｏ（モリブデン）膜の加工方法として反応性イオ
ンエツチング（ＲＩＥ）方法が知られている。このよう
な従来のＭｏ膜の加工方法について第２図により説明す
る。
トランジスタのゲート電極のノ（リア・メタルとして用
いるＭｏ（モリブデン）膜の加工方法として反応性イオ
ンエツチング（ＲＩＥ）方法が知られている。このよう
な従来のＭｏ膜の加工方法について第２図により説明す
る。
まず、第２図（ａ）のようにゲート酸化膜２が形成され
た半導体基板１上に蒸着法又はスノくツタ法を用いてＭ
ｏ膜３を形成する。そのＭｏ膜膜上上樹脂膜５を選択的
に形成する。
た半導体基板１上に蒸着法又はスノくツタ法を用いてＭ
ｏ膜３を形成する。そのＭｏ膜膜上上樹脂膜５を選択的
に形成する。
次に第２図（ｂ）のように樹脂膜５をマスクにして例え
ば四塩化炭素（ＣＣ１４）と酸素（０２）の混合ガスの
雰囲気で反応性イオンエツチングすることによりＭｏ膜
３を選択的に除去する、次に第２図（Ｃ）のように樹脂
膜５を除去してゲート電極を形成する。
ば四塩化炭素（ＣＣ１４）と酸素（０２）の混合ガスの
雰囲気で反応性イオンエツチングすることによりＭｏ膜
３を選択的に除去する、次に第２図（Ｃ）のように樹脂
膜５を除去してゲート電極を形成する。
しかし乍ら、ＡＩ及びＡＩ金合金はＭｏ、Ｔｉ。
Ｗ、Ｔａ等の高融点金属を反応性イオンエツチングする
場合、樹脂膜５との選択比が得られないため樹脂膜５が
薄いと加工中にマスクがなくなってしまったり、エツチ
ング加工精度が悪化したりする。つまシ、加工するため
にはかなり厚い樹脂膜でしかも矩形の形状が必要となる
が、樹脂膜を厚くすれば微細なパターンの加工がむづか
しくなる。
場合、樹脂膜５との選択比が得られないため樹脂膜５が
薄いと加工中にマスクがなくなってしまったり、エツチ
ング加工精度が悪化したりする。つまシ、加工するため
にはかなり厚い樹脂膜でしかも矩形の形状が必要となる
が、樹脂膜を厚くすれば微細なパターンの加工がむづか
しくなる。
そこで、このような問題点を解消するために第３図で示
した方法も提案されている。すなわち、第３図（ａ）に
示すように、ゲート酸化膜２が形成された半導体基板１
上に蒸着法又はスパッタ法を用いてＭｏ膜３を形成した
後、さらにＣＶＤ法などを用いてＳｉｎｇ膜４を形成す
る。次に第３図（ｂｌのように、樹脂膜５を選択的に形
成する。さらに第３図（Ｃ）のように樹脂膜５をマスク
として、例えばＣＦ４とＨ２の混合ガスの雰囲気で反応
性イオンエツチングすることにより５ｉ０２膜４を選択
的に除去する。次に＠３図（（１１に示すように樹脂膜
５を例えば０２プラズマエツチングにより除去した後、
第３図（ｅ）に示す様に、例えば四塩化炭素（ＣＣＩ
４ ）と酸素（０２）の混合ガスの雰囲気で反応性イオ
ンエツチングすることによりＭｏ膜３を選択的に除去す
る。
した方法も提案されている。すなわち、第３図（ａ）に
示すように、ゲート酸化膜２が形成された半導体基板１
上に蒸着法又はスパッタ法を用いてＭｏ膜３を形成した
後、さらにＣＶＤ法などを用いてＳｉｎｇ膜４を形成す
る。次に第３図（ｂｌのように、樹脂膜５を選択的に形
成する。さらに第３図（Ｃ）のように樹脂膜５をマスク
として、例えばＣＦ４とＨ２の混合ガスの雰囲気で反応
性イオンエツチングすることにより５ｉ０２膜４を選択
的に除去する。次に＠３図（（１１に示すように樹脂膜
５を例えば０２プラズマエツチングにより除去した後、
第３図（ｅ）に示す様に、例えば四塩化炭素（ＣＣＩ
４ ）と酸素（０２）の混合ガスの雰囲気で反応性イオ
ンエツチングすることによりＭｏ膜３を選択的に除去す
る。
このような方法でＭｏ加工を行うとＭｏ加工時にサイド
エッチ３０が発生してしまうためＭｏゲート長の寸法精
度が悪くなってしまう。
エッチ３０が発生してしまうためＭｏゲート長の寸法精
度が悪くなってしまう。
本発明の目的は、上記欠点を除去し、エツチング材料の
反応性イオンエツチングに於いて、サイドエッチの発生
しないドライエツチング方法を提供することである。
反応性イオンエツチングに於いて、サイドエッチの発生
しないドライエツチング方法を提供することである。
本発明によれば、マスク材として少くなくとも二層以上
のマスク材を有し、さらに上層のマスク材はエツチング
材料に対し選択比が５以下の選択比の悪い材料を用い、
下層のマスク材はエツチング材に対して選択比の上以上
得られる選択比の良い材料を用いて、二層以上のマスク
材を用いてエツチング材料を反応性イオンエツチングす
ることを含むドライエツチング方法を有している。
のマスク材を有し、さらに上層のマスク材はエツチング
材料に対し選択比が５以下の選択比の悪い材料を用い、
下層のマスク材はエツチング材に対して選択比の上以上
得られる選択比の良い材料を用いて、二層以上のマスク
材を用いてエツチング材料を反応性イオンエツチングす
ることを含むドライエツチング方法を有している。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を説明するための工程順の断
面図である。
面図である。
まず第１図（ａ）のようにガード酸化膜２が形成された
半導体基板１上に蒸着法又はスパッタ法等を用いてＭ□
膜３を形成し、さらにそのＭｏ膜膜上上ＣＶＤ法等を用
いてＳ ｉ０１膜４を成長させる。
半導体基板１上に蒸着法又はスパッタ法等を用いてＭ□
膜３を形成し、さらにそのＭｏ膜膜上上ＣＶＤ法等を用
いてＳ ｉ０１膜４を成長させる。
次に第１図（ｂ）のように樹脂膜５を選択的に形成する
。さらに第１図（Ｃ）のように、例えばＣＦ、とＨ２の
混合ガス雰囲気で反応性イオンエツチングすることによ
って、５ｉＯｚ膜４を選択的に除去する。
。さらに第１図（Ｃ）のように、例えばＣＦ、とＨ２の
混合ガス雰囲気で反応性イオンエツチングすることによ
って、５ｉＯｚ膜４を選択的に除去する。
次にこの二層（４，５）をマスクとして例えばＣＣｌ４
と０２の混合ガス雰囲気で反応性イオンエツチングする
ことによってＭｏ膜３を選択的に除去する。
と０２の混合ガス雰囲気で反応性イオンエツチングする
ことによってＭｏ膜３を選択的に除去する。
さらに第１図（ｅ）のように例えば０□プラズマエツチ
ングなどを用いて樹脂膜５を除去する。
ングなどを用いて樹脂膜５を除去する。
〔発明の効果）
以上説明したように本発明は、上層に樹脂膜を下層にＳ
ｉＯ２膜等を用いることによって、レジスト５のマスク
幅１０に対してサイドエッチのないＭｏゲート電極３が
得られる。したがって安定したドライエッチ加工ができ
る。
ｉＯ２膜等を用いることによって、レジスト５のマスク
幅１０に対してサイドエッチのないＭｏゲート電極３が
得られる。したがって安定したドライエッチ加工ができ
る。
尚この下層マスクのＳｉｎ、マスクは除去してもそのま
ま用いてもかまわない。
ま用いてもかまわない。
【図面の簡単な説明】
第１図（ａ）乃至（ｅ）は本発明の一実施例を示す製造
工程の断面図、第２図および第３図は、従来の製造工程
の断面図である。 】・・・・・・シリコン基板、２・・・・・・ゲート酸
化膜、３・・・・・・Ｍｏ（モリブデン）膜、４・・・
・・・８ｉ０２膜、５・・・・・・樹脂膜、１０・・・
・・・樹脂膜の幅、１１・・・・・・ＭＯゲート電極、
２０・・・・・・樹脂膜の厚さ。 （ミ゛ユノ
工程の断面図、第２図および第３図は、従来の製造工程
の断面図である。 】・・・・・・シリコン基板、２・・・・・・ゲート酸
化膜、３・・・・・・Ｍｏ（モリブデン）膜、４・・・
・・・８ｉ０２膜、５・・・・・・樹脂膜、１０・・・
・・・樹脂膜の幅、１１・・・・・・ＭＯゲート電極、
２０・・・・・・樹脂膜の厚さ。 （ミ゛ユノ
Claims (1)
- 【特許請求の範囲】 １、被エッチング材上に選択的に形成されたマスク材料
を用いて反応性イオンエッチングにより前記被エッチン
グ材を加工する際に、前記マスク材として二層以上のマ
スク材料を用い、上層のマスク材料として前記被エッチ
ング材に対する選択比が５以下の材料を用い下層のマス
ク材料として前記被エッチング材に対する選択比が５以
上の材料を用いたことを特徴とする半導体装置の製造方
法。 ２、特許請求の範囲第１項記載の方法に於いてエッチン
グ材料としてＡｌ及びその合金、又はＭｏ、Ｔｉ、Ｗ、
Ｔａ等の金属であり。上層（表面層）のマスク材として
樹脂膜を下層（エッチング材料側）のマスク材とした二
酸化硅素ＰＳＧ、Ｓｉ＿３Ｎ膜を用いることを特徴とす
るドライエッチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18530885A JPS6245030A (ja) | 1985-08-22 | 1985-08-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18530885A JPS6245030A (ja) | 1985-08-22 | 1985-08-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6245030A true JPS6245030A (ja) | 1987-02-27 |
Family
ID=16168581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18530885A Pending JPS6245030A (ja) | 1985-08-22 | 1985-08-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6245030A (ja) |
-
1985
- 1985-08-22 JP JP18530885A patent/JPS6245030A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61173251A (ja) | フオトマスクの製造方法 | |
| JPS6195356A (ja) | フオトマスクブランク | |
| EP0076215B1 (en) | Lift-off shadow mask | |
| JPS5851412B2 (ja) | 半導体装置の微細加工方法 | |
| JPH0435743B2 (ja) | ||
| JPH0434144B2 (ja) | ||
| JPH0466345B2 (ja) | ||
| EP0260201B1 (en) | Plasma etching using a bilayer mask | |
| JPS60202441A (ja) | 半導体装置用パタ−ン形成マスク | |
| JPS61289681A (ja) | 超伝導トンネル接合素子の製作方法 | |
| JPS63214754A (ja) | フオトマスク | |
| JP2760058B2 (ja) | 半導体装置の製造方法 | |
| JP2691175B2 (ja) | パターン化酸化物超伝導膜形成法 | |
| JPS63307739A (ja) | 半導体装置の製造方法 | |
| JPS58209125A (ja) | 半導体装置の製造方法 | |
| JPH0745586A (ja) | パタ―ン化有機物薄膜形成法 | |
| JPH03259528A (ja) | 半導体装置の製造方法 | |
| JPH0481876B2 (ja) | ||
| JPS6167975A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPH01236630A (ja) | 微細パターンの形成方法 | |
| JPS60120526A (ja) | 微細パタン形成法 | |
| JPH02306627A (ja) | エッチング方法 | |
| JPS6193629A (ja) | 半導体装置の製造方法 | |
| JPH023926A (ja) | 配線の形成方法 | |
| JPH01225336A (ja) | 半導体装置の製造方法 |