JPS6257263B2 - - Google Patents

Info

Publication number
JPS6257263B2
JPS6257263B2 JP56204886A JP20488681A JPS6257263B2 JP S6257263 B2 JPS6257263 B2 JP S6257263B2 JP 56204886 A JP56204886 A JP 56204886A JP 20488681 A JP20488681 A JP 20488681A JP S6257263 B2 JPS6257263 B2 JP S6257263B2
Authority
JP
Japan
Prior art keywords
oxide film
nitride film
silicon nitride
silicon oxide
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56204886A
Other languages
English (en)
Other versions
JPS58106873A (ja
Inventor
Masahiro Yamada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP56204886A priority Critical patent/JPS58106873A/ja
Publication of JPS58106873A publication Critical patent/JPS58106873A/ja
Publication of JPS6257263B2 publication Critical patent/JPS6257263B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】 本発明は、MNOS不揮発メモリの製造方法に関
する。従来MNOS素子の製造に関しては、シリコ
ン酸化膜を50〜100Å形成し、その上にシリコン
窒化膜を500Å程度形成し、このシリコン酸化膜
とシリコン窒化膜の界面補獲準位に電荷をトラツ
プし、これによりしきい値電圧をシフトさせデン
タを記録する不揮発メモリーとしている。ところ
が、実際のシリコン窒化膜には、多くの準位が膜
内に広く分布するため、シリコン酸化膜をトンネ
ル効果で通過した電荷（主に電子）は、シリコン
酸化膜―シリコン窒化膜界面だけでなくこのシリ
コン窒化膜内の準位に多くトラツプされる。この
ことは、消去時、つまりゲート電極とシリコン基
板層間に、電圧を印加しても、ゲート電極近傍に
トラツプされている電子は、基板へ逃げにくくな
り、結果的に消去特性の悪い不揮発メモリーとな
り、問題となつている。
従来これらの欠点を除く方法として、シリコン
酸化膜―シリコン窒化膜界面に、金属層とか、金
属酸化物層を非常に薄くコーテイングすることが
試みられているが、可動イオン等の混入がさけら
れず、ゲート電極へのリークが生じ易くなり、信
頼性に欠けるものであつた。
そこで、本発明はトンネル効果により、侵入し
てきた電荷を、効率よくシリコン酸化膜―シリコ
ン窒化膜界面に、捕獲し、しかも、従来の方法に
みられる。ゲート電極へのリークなどのない
MNOS不揮発メモリの製造方法を提供するもので
ある。
次に、本発明の製造方法をＰチヤネルアルミゲ
ートMNOS素子を実施例として詳述する。第１図
が、工程断面図である。まずＮ型基板に、ソー
ス、ドレイン１０２を形成し、ゲート部に、200
〜500Åの厚さのシリコン酸化膜１０３を形成す
る。（第１図ａ） アルミニア、窒素雰囲気で、前記のシリコン酸
化膜１０３を、50〜100Å残すようにして、熱窒
化を行い、シリコン窒化膜１０４を形成する。シ
リコン窒化膜の膜厚が不足の場合は、プラズマ
CVD法などの方法をもつて、もう一層シリコン
窒化膜１０５を形成し、水素シンタによる熱処理
を行い欠陥を少なくする。（第１図ｂ） 最後に、ゲート電極１０６として、アルミニウ
ムを形成し、MNOS素子は完成する。
次に、本発明によつて製造した素子の特長を挙
げる。
(1) 従来の方法では、ゲート酸化膜を、50〜100
Åと非常に薄くしかもピンホール等欠陥のない
膜を形成する必要があつたが、本発明では、
200〜500Åとかなり厚いゲート酸化膜を形成す
ればよく制御性が非常に高くなる。
(2) 熱窒化によつて作られたシリコン窒化膜は、
欠陥が少なく信頼性が高い。
(3) シリコン酸化膜―シリコン窒化膜界面が、非
常に安定しすぐれている。
以上のような特長点から、従来の製造方法にみ
られた消去特性の悪さ、ゲート電極へのリークな
どによる信頼性の低さが、全て一掃できる。
【図面の簡単な説明】
第１図ａ，ｂ，ｃは本発明の実施例である。

Claims (1)

    【特許請求の範囲】
  1. １ MNOS（Metal―Nitride―Oxide
    Semiconductor）素子の製造に於いてシリコン酸
    化膜を形成し、該シリコン酸化膜の一部を熱窒化
    してシリコン窒化膜とし、その上に、気相成長法
    あるいは、プラズマ推積法などにより異なるシリ
    コン窒化膜を形成することを特徴とする半導体装
    置の製造方法。
JP56204886A 1981-12-18 1981-12-18 半導体装置の製造方法 Granted JPS58106873A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56204886A JPS58106873A (ja) 1981-12-18 1981-12-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56204886A JPS58106873A (ja) 1981-12-18 1981-12-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS58106873A JPS58106873A (ja) 1983-06-25
JPS6257263B2 true JPS6257263B2 (ja) 1987-11-30

Family

ID=16498019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56204886A Granted JPS58106873A (ja) 1981-12-18 1981-12-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS58106873A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4342621B2 (ja) 1998-12-09 2009-10-14 株式会社東芝 不揮発性半導体記憶装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1491205A (en) * 1973-11-07 1977-11-09 Ici Ltd Flameless heaters
JPS5733700B2 (ja) * 1974-05-08 1982-07-19

Also Published As

Publication number Publication date
JPS58106873A (ja) 1983-06-25

Similar Documents

Publication Publication Date Title
CN101312216A (zh) 带有混合结构电荷捕获层的闪存器件及其制造方法
EP0035558A1 (en) Silicon gate non-volatile memory device
TWI233650B (en) Method of manufacturing semiconductor device
TWI228834B (en) Method of forming a non-volatile memory device
JP2002261175A (ja) 不揮発性半導体記憶装置およびその製造方法
JP3241316B2 (ja) フラッシュメモリの製造方法
JP2004221448A (ja) 不揮発性半導体記憶装置およびその製造方法
JPS6257263B2 (ja)
JP3054422B2 (ja) 半導体装置の製造方法
JP4594554B2 (ja) 半導体装置およびその製造方法
JPS5823482A (ja) 半導体装置の製造方法
JPH10209305A (ja) 不揮発性半導体記憶装置
JPS59188977A (ja) 半導体不揮発性記憶装置の製造方法
JPH0677497A (ja) 半導体装置およびその製造方法
JPH07297182A (ja) ＳｉＮ系絶縁膜の形成方法
JPH061839B2 (ja) 不揮発性記憶装置の製造方法
JPH0422031B2 (ja)
JPS6136976A (ja) 半導体記憶装置の製造方法
JPH02277269A (ja) 不揮発性メモリ装置の製造方法
JP2717661B2 (ja) 絶縁膜の形成方法
JPH10125813A (ja) 不揮発性半導体記憶装置及びその製造方法
JPH06296029A (ja) 半導体不揮発性記憶素子とその製造方法
JP2006222434A (ja) シリコンリッチ酸化ケイ素膜を備えるメモリ素子の構造及びその製造方法
JPS61290771A (ja) 半導体記憶装置の製造方法
JPH02114568A (ja) 不揮発性記憶装置の製造方法