JPS626353A - 記憶装置 - Google Patents
記憶装置Info
- Publication number
- JPS626353A JPS626353A JP60143946A JP14394685A JPS626353A JP S626353 A JPS626353 A JP S626353A JP 60143946 A JP60143946 A JP 60143946A JP 14394685 A JP14394685 A JP 14394685A JP S626353 A JPS626353 A JP S626353A
- Authority
- JP
- Japan
- Prior art keywords
- parity
- data
- circuit
- parity data
- written
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 8
- 230000007547 defect Effects 0.000 abstract description 5
- 101001094044 Mus musculus Solute carrier family 26 member 6 Proteins 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はパリティチェック機能を持った記憶装置に関す
る。
る。
従来のパリティチェック機能を持った記憶装置は、第３
図に示すように、記憶部１に書き込みデータ６ｔ−書き
込む時、ノぞリテイジエネレート回路２でパリティデー
タ辱が付加さｎて書き込まｎる。
図に示すように、記憶部１に書き込みデータ６ｔ−書き
込む時、ノぞリテイジエネレート回路２でパリティデー
タ辱が付加さｎて書き込まｎる。
そしてデータを読み出す場合は、読み出しデータフと共
に読み出さｆしたパリテイデータ５が ｙ＜ ＩＪティ
チェック回路３でチェックされ、異常があればノぐリテ
イエラー信号８が発信される。
に読み出さｆしたパリテイデータ５が ｙ＜ ＩＪティ
チェック回路３でチェックされ、異常があればノぐリテ
イエラー信号８が発信される。
上述した従来の記憶装置では、ノＲリテイチェツク回路
３が正常に動作しない場合、データ異常等が発生しても
検出することができないため、ｌｔみ出されたデータは
正常のものと判断されてその後の処理が行表われるため
、多大なトラブルの原因となってしまう欠点がある。そ
こで本発明はノぞリテイチェック回路の不良を検出でき
る記憶装置を提供することを目的とするものである。
３が正常に動作しない場合、データ異常等が発生しても
検出することができないため、ｌｔみ出されたデータは
正常のものと判断されてその後の処理が行表われるため
、多大なトラブルの原因となってしまう欠点がある。そ
こで本発明はノぞリテイチェック回路の不良を検出でき
る記憶装置を提供することを目的とするものである。
本発明はパリティジェネレート回路、記憶部及びノぐリ
テイチェック回路を具備する記憶装置において、テスト
信号入力によジノぞリティデータを変換するノｅ ＩＪ
ティデータ変換回路を前記記憶部の書き込み側又は読み
出し側に設け、テスト信号を入力した時と、入力しない
時のパリティチェック回路からのノぞリテイエラー信号
の相違により／にリテイチェック回路の良否を検出する
ようにしたものである。
テイチェック回路を具備する記憶装置において、テスト
信号入力によジノぞリティデータを変換するノｅ ＩＪ
ティデータ変換回路を前記記憶部の書き込み側又は読み
出し側に設け、テスト信号を入力した時と、入力しない
時のパリティチェック回路からのノぞリテイエラー信号
の相違により／にリテイチェック回路の良否を検出する
ようにしたものである。
以下本発明の実施について図面を参照しながら詳細に説
明する。
明する。
第１図は本発明の一実施例としての記憶装置のブロック
図で、通常の動作状態ではテスト信号１０がパリテイデ
ータ変換回路９に加えられてないので、パリティデータ
１４は第３図のノξリティデータ４と同様の内容でその
まま記憶部１に書き込まれ、記憶装置の動作は第３図の
場合と何ら変わりはない。
図で、通常の動作状態ではテスト信号１０がパリテイデ
ータ変換回路９に加えられてないので、パリティデータ
１４は第３図のノξリティデータ４と同様の内容でその
まま記憶部１に書き込まれ、記憶装置の動作は第３図の
場合と何ら変わりはない。
一方ノにリテイチェック回路３をチェックするため、テ
スト信号１０を入力させると、書き込みデータ６の書き
込み時にノリティジェネレート回路２で付加されたノそ
りティデータ番の内容はノぐリテイデータ変換回路９で
変換（ノリティビットが１ビツトの時は逆転）され、ノ
ぞリティデータ１４を逆転したノぐリティデータ１４′
が記憶部１に書き込まれる。
スト信号１０を入力させると、書き込みデータ６の書き
込み時にノリティジェネレート回路２で付加されたノそ
りティデータ番の内容はノぐリテイデータ変換回路９で
変換（ノリティビットが１ビツトの時は逆転）され、ノ
ぞリティデータ１４を逆転したノぐリティデータ１４′
が記憶部１に書き込まれる。
また記憶部１から読み出しデータ１を読み出す時、同時
に読み出されるパリテイデータ１５′は正常の時のノぐ
リテイデータ１５を逆転したものとなっておシ記憶部１
がエラー状態と同様の状態であるから、この場１ノぞリ
ティチェック回路３でノぐリテイエラー信号８が発信さ
ｎるか否かをチェックすることにより・ゼリテイチェッ
ク回路３の不良を検出することができる。
に読み出されるパリテイデータ１５′は正常の時のノぐ
リテイデータ１５を逆転したものとなっておシ記憶部１
がエラー状態と同様の状態であるから、この場１ノぞリ
ティチェック回路３でノぐリテイエラー信号８が発信さ
ｎるか否かをチェックすることにより・ゼリテイチェッ
ク回路３の不良を検出することができる。
尚以上の実施例ではｉＲパリティデータ変換回路により
ノセリテイデータの内容をデータ書き込み側で変換（逆
転）しているが、第２図の実施例のようにデータ読み出
し側にノぐリテイデータ変換回路９を取り付ける方法で
もよい。
ノセリテイデータの内容をデータ書き込み側で変換（逆
転）しているが、第２図の実施例のようにデータ読み出
し側にノぐリテイデータ変換回路９を取り付ける方法で
もよい。
以上説明したように１本発明は、パリティデータ変換回
路９ｔ−取り付けることによシ／ぞリテイチェツク回路
３の不良を事前に検出することができ。
路９ｔ−取り付けることによシ／ぞリテイチェツク回路
３の不良を事前に検出することができ。
多大な損失を防ぐ効果がある。
第１図及び第２図は夫々本発明の実施例のブロック図、
第３図は従来の記憶装置のブロック図である。 １・−・記憶部、２・・・ノぞリテイジエネレート回路
。 ３・・・ノぐリテイチェック回路、 ４ 、５ 、１４
、１４’。 １５ 、１５’−・・ノぐリテイデータ、６・・・書き
込みデータｓ ７・・・読み出しデータ、８・・・ノぞ
リテイエラー信号、９・・・ノぐリテイデータ変換回路
、１Ｇ・−・テスト信号
第３図は従来の記憶装置のブロック図である。 １・−・記憶部、２・・・ノぞリテイジエネレート回路
。 ３・・・ノぐリテイチェック回路、 ４ 、５ 、１４
、１４’。 １５ 、１５’−・・ノぐリテイデータ、６・・・書き
込みデータｓ ７・・・読み出しデータ、８・・・ノぞ
リテイエラー信号、９・・・ノぐリテイデータ変換回路
、１Ｇ・−・テスト信号
Claims (1)
- パリテイジエネレート回路、記憶部及びパリテイチエツ
ク回路を具備する記憶装置において、前記記憶部の書き
込み側又は読み出し側にテスト信号入力によりパリテイ
データを変換するパリテイデータ変換回路を設けたこと
を特徴とする記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60143946A JPS626353A (ja) | 1985-07-02 | 1985-07-02 | 記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60143946A JPS626353A (ja) | 1985-07-02 | 1985-07-02 | 記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS626353A true JPS626353A (ja) | 1987-01-13 |
Family
ID=15350729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60143946A Pending JPS626353A (ja) | 1985-07-02 | 1985-07-02 | 記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS626353A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7383467B2 (en) | 2004-07-29 | 2008-06-03 | Fujitsu Limited | Information processing apparatus having command-retry verification function, and command retry method |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51147147A (en) * | 1975-06-12 | 1976-12-17 | Nec Corp | Diagnosis circuit for failure detection |
| JPS52135226A (en) * | 1976-05-07 | 1977-11-12 | Nec Corp | Memory device |
| JPS5384654A (en) * | 1976-12-30 | 1978-07-26 | Fujitsu Ltd | Error correction circuit having test function |
| JPS5436147A (en) * | 1977-08-26 | 1979-03-16 | Nec Corp | Control unit for microprogram |
-
1985
- 1985-07-02 JP JP60143946A patent/JPS626353A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51147147A (en) * | 1975-06-12 | 1976-12-17 | Nec Corp | Diagnosis circuit for failure detection |
| JPS52135226A (en) * | 1976-05-07 | 1977-11-12 | Nec Corp | Memory device |
| JPS5384654A (en) * | 1976-12-30 | 1978-07-26 | Fujitsu Ltd | Error correction circuit having test function |
| JPS5436147A (en) * | 1977-08-26 | 1979-03-16 | Nec Corp | Control unit for microprogram |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7383467B2 (en) | 2004-07-29 | 2008-06-03 | Fujitsu Limited | Information processing apparatus having command-retry verification function, and command retry method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6222199B2 (ja) | ||
| JPS6011952A (ja) | 誤り訂正機構付半導体メモリ装置 | |
| JPS62299000A (ja) | 半導体メモリ | |
| JPH04119434A (ja) | パリティ・エラー検出装置 | |
| JPS6373437A (ja) | パリテイ回路検査方式 | |
| JPH02123631U (ja) | ||
| JPS60186951A (ja) | メモリチエツク方式 | |
| JPS58134343A (ja) | 検査ビツト生成方式 | |
| JPH0216658A (ja) | 記憶装置 | |
| JPS5897200A (ja) | 情報処理装置 | |
| JP2609768B2 (ja) | 制御情報読出しデータの誤り検出方式 | |
| JPS62205456A (ja) | 記憶装置 | |
| JPH04120642A (ja) | Ｒａｍ故障検出方式 | |
| JPH0573437A (ja) | メモリパリテイ回路 | |
| JPS62184525A (ja) | フオ−ムオ−バレイロ−ド方式 | |
| JPH03126147A (ja) | 外部記憶装置のテスト方式 | |
| JPS6132153A (ja) | メモリ制御装置 | |
| JPH01163860A (ja) | 入出力制御装置 | |
| JPH04287253A (ja) | パリティ検査回路 | |
| JPH0325646A (ja) | パリティエラー判別方式 | |
| JPS60252971A (ja) | 記憶装置アクセス制御方式 | |
| JPS61172439A (ja) | 誤り検出装置 | |
| JPH0254582B2 (ja) | ||
| JPS60549A (ja) | メモリ試験方式 | |
| JPH04106647A (ja) | メモリ診断方式 |