JPS6276568A - 電界効果トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 この発明は、高周波特性が改善された微細構造の゛不界
効渠ｌヘランジスク〈以下ＦＥ「という）に関する。

１」）従来の技術 現在Ｑａ　ＡＳＳ電界ミノトランジスタ（ＧａＡＳＭＥ
ＳＦＥＴ）が高周波用トランジスタとして各種マイクロ
波１！において、広く用いられており、動作周波数が十
数Ｇ　Ｉ−Ｉ　Ｚである高周波用電界効果１ヘランジス
タにおいて良好な高周波特性を得るためにはソース抵抗
、ゲート抵抗を低くし、ゲート・ソース間静電容量Ｊ３
よびゲート・ドレイン間静電容量を小さくすること等の
回路パラメータの適正化が強く求められる。

ＭＥＳＦＥＴにおいてその高周波特性を向上さけるため
には、特にゲート静電容量の低減が必須条ｆ１である。

例えば、ゲート・ドレイン間の静“重合量は信号に対し
て帰還容量となり、高周波０１作にＪ３りる利１〔１を
低下させ、ゲート・ソース間静電容量はゲート誘起雑音
及びチャネル雑音との相関による相関雑音の最に関係し
、ＦＥＴの雑音特性を劣化させる要素どなる。また、ゲ
ート静電容量が大きいとＦＥＴ外部に設（〕るマツチン
グ回路の帯域に対して制限を与える。そのため、ゲート
を微細化することにより、ゲート金属と活性層との接触
面積を減少させ、その間に生じるショッ（〜キバリアの
空乏層による静電容量を減少させることが図られＣいる
。

第２図は一般的な高周波低雑高Ｇａ　Ａｓ　ＦＥＴ（７
ｒゲート型ＦＥＴ）の平面図であり、（１）はソース市
極、（２）はドレイン電極、（３）はゲート電極、（４
）はゲート給電部、（５）はグー１−電極パッドである
。

第３図において（６）は第２図におりる活性層領域、斜
線部（７）（よオーミック電極部である。

また、第４図は第２図のＣ−Ｃ矢視断面図であり、（Ｓ
）は半絶縁性基板、（９）は活性層、（ト））は空乏層
である。

（ハ）発明が解決しようとする問題点 第２−４図のＦＥＴ１．：おけるグー１〜電極パツド（
５）からの給電部とその下の活性層（９）との間にはシ
ョットキ接合が形成され、奇生静電容量が発生する。ま
たシ゛−ト給電部（４）の金属の面積は、ゲート良が短
くなるに従い、グー１〜自体の面積に比べ無視できない
ほど広くなり、ゲート静電容量どしで大さく関与すると
いう問題が生じる。今、ＦＥＴのグー１〜寸法を、ゲー
ト艮０．３７ａ、ゲート幅３００罐とし、ゲート電極パ
ッドからの給電部（４）と活性層（９）とが接触してい
る部分の面積を５ｆｉ′ｍ×５廚×２（か所）とすると
、ゲート面積９０）Ｇ２に対してゲート給電部（・１）
の面積が５ｏ漕２となり、グー１−自体の面積に対して
ゲート給電部面積が無視できないほど広くなる。また、
グー１〜のショットキ接触により生じる空乏層の静電容
量はほぼそのショットキ電極金属の面積に比例するので
、ゲート静電容量全体の約１／３がゲート給電部の静電
容量によって占められることになり非常に不利である。

この発明は、このような事情を考慮してなされたちので
、ゲート静電容量を減少させることのできる電界効果ト
ランジスタを提供するものである。

（ニ）問題点を解決するための手段 この発明の電界効果トランジスタは、半絶縁性基板の上
面に形成された能動領域と、その能動領域上の一部に形
成されオーミック接合されるソースＪ３よびドレイン電
極と、その能動領域上の他の一部に形成されショットキ
接合されるゲート電極と、前記半絶縁性基板の非能動領
域上に形成されるグー１〜電極パツドと、前記非能動領
域上に形成され前記グー１へ′上極にゲート電極パッド
を接続するゲート給電部とからなることを特徴とする。

（ホ）作　用 ゲート給電部は、非能動領域上に形成され能動領域上に
存在しないので、ゲート給電部の下部には静電容量が生
じない。従って、ゲート電極の静電容量が大きく低減さ
れる。

（へ）実施例 以下、図面に示す実施例に基づいてこの発明を詳述する
。なＪ−３、これによってこの発明が限定されるもので
はない。

第１図（ａ）は、この発明の一実施例を示Ｊ平面図、第
１図＋ｂ＋は第２図（ωの△−△矢視断面図、第１図Ｉ
Ｃ＋は第１図（ａ）のＢ−８矢視断面図である。これら
の図において、　０６）は半絶縁性基板間）の上面に活
性層（Ｉ９）が形成された活性層領域＜　１１ヒ動領域
〉、０着は活性層領域〔，６）の上部の一部に形成され
オーミック接合されソースＪ３よびドレイン電（セを形
成するオーミック′市捗、ｆ１３＋は活性層領域０６）
の上の他の一部に形成されショットキ接合されるゲート
電極、Ｇ５１は半絶縁性基板叱）上で活性層呪が存在し
ない領域（非能動領域上 Ｑ４１は同じく非能動領域上に形成されゲート電極０３
）にゲート電極パッド０５）を接続するゲート給電部、
■は空乏層である。

次に、この電界効果トランジスタの製造方法について述
べる。

まず初めに、半絶縁性基板Ｑ８１の上にイオン注入又は
エピタキシャルによる活性層（社）を形成する。

この時、活性層０９）は、第１図に示す活性層領域０６
）のように、ゲート給電部（’１４１の下部付近が除去
される構造のフォトマスクにＪ：って選択的に形成され
る。

次に、第１図の斜線部にＡｕ　／Ｎｉ　／ΔｕＧｅを蒸
着して４２０℃のアロイを行い、オーミック電極（１７
１を形成し、ソース電極とドレイン′７Ｆｉ＋４を形成
づる。

次に、破線で示ザようにゲート電極０３１、ゲート給電
部１ｌ−１）、グー１−電極パッド（Ｉｓ）を蒸着によ
り形成する。ゲート用金属材ｒ１としてはΔｌ　、　Ｔ
ｉ　。

Ｏｒ等が使用される。この時、グー（へ電極バッド０５
）からゲート電極Ｑ３１に至るグー１へ給電部（１４）
は、半絶縁性基板（８）の上部の非常に潤度の低い（１
０〜１０”　Ｃｍ’以下）半導体上に形成されるため、
グー１〜電極Ｑ３）の下部に生じる空乏層■の静電容量
は非常に小さなものとなる。

このようにして活性層形状を改善することにより、高周
波特性の劣化を招くゲート客間を低減することができる
。

（ト）発明の効果 この発明によれば、製造プロセスの大幅な変更を行うこ
となくゲート部の静電容重を低下させることができ、電
解効果トランジスタの高周波動作にお（プる利得・雑音
特性の向上を図ることができる。

【図面の簡単な説明】

第１図（ａ）はこの発明の一実施例を示す平面図、第１
図＋ｂ＋は第１図くωのＡ−Ａ断面の構成説明図、第１
図（Ｃ）は第１図（ａｌのＢ−Ｂｉｔｌ′ｉ面の構成説
明図、第２図は従来例の構成を示す説明図、第３図は従
来例を示す平面図、第４図は第２図のＣ−Ｃ断面の構成
説明図である。 ０３）・・・・・・ゲート電極、　　　Ｍ＋・・・・・
・ゲート給電部、０５）・・・・・・ゲート電極パッド
、　０６）・・・・・・活性層領域、卸・・・・・・Ａ
−ミック電極、　　（１８１・・・・・・半絶縁性基板
、θ・・・・・・活性層。 第１図（ｂ） 第１図（Ｃ） 第２図

Claims (1)

【特許請求の範囲】
1. １、半絶縁性基板の上面に形成された能動領域と、その
   能動領域上の一部に形成されオーミック接合されるソー
   スおよびドレイン電極と、その能動領域上の他の一部に
   形成されショットキ接合されるゲート電極と、前記半絶
   縁性基板の非能動領域上に形成されるゲート電極パッド
   と、前記非能動領域上に形成され前記ゲート電極にゲー
   ト電極パッドを接続するゲート給電部とからなることを
   特徴とする電界効果トランジスタ。