JPS627699B2 - - Google Patents
Info
- Publication number
- JPS627699B2 JPS627699B2 JP54077357A JP7735779A JPS627699B2 JP S627699 B2 JPS627699 B2 JP S627699B2 JP 54077357 A JP54077357 A JP 54077357A JP 7735779 A JP7735779 A JP 7735779A JP S627699 B2 JPS627699 B2 JP S627699B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- organic compound
- sio
- semiconductor device
- cvd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は、半導体装置及びその製造方法に関
し、特に半導体装置の多層配線に関するものであ
る。
し、特に半導体装置の多層配線に関するものであ
る。
従来、半導体装置において多層配線を行なう場
合、層間絶縁膜として堆積被膜例えば気相成長
（CVD）法によるCVD−SiO2膜が用いられてき
た。しかし、層間絶縁膜としてCVD−SiO2膜を
用いて多層配線を行なつた場合、下地に段差部
（例えば一層目の電極配線の段差部あるいはフイ
ールドSiO2膜の段差部等）がある半導体基板上
にCVD−SiO2膜を形成すると、段差部上のCVD
−SiO2膜がオーバーハングになり、より急峻な
傾斜をもつ段差がCVD−SiO2膜にもできる。こ
のような段差のあるCVD−SiO2膜上に二層目の
電極配線を形成すると、前記段差部で電極配線の
断線が起こつたり、あるいは、段差部側面の
CVD−SiO2膜が薄くなりピンホール等の欠陥が
多発し、一層目と二層目の電極配線がシヨートし
たりして歩留りを著しく下げる問題があつた。
合、層間絶縁膜として堆積被膜例えば気相成長
（CVD）法によるCVD−SiO2膜が用いられてき
た。しかし、層間絶縁膜としてCVD−SiO2膜を
用いて多層配線を行なつた場合、下地に段差部
（例えば一層目の電極配線の段差部あるいはフイ
ールドSiO2膜の段差部等）がある半導体基板上
にCVD−SiO2膜を形成すると、段差部上のCVD
−SiO2膜がオーバーハングになり、より急峻な
傾斜をもつ段差がCVD−SiO2膜にもできる。こ
のような段差のあるCVD−SiO2膜上に二層目の
電極配線を形成すると、前記段差部で電極配線の
断線が起こつたり、あるいは、段差部側面の
CVD−SiO2膜が薄くなりピンホール等の欠陥が
多発し、一層目と二層目の電極配線がシヨートし
たりして歩留りを著しく下げる問題があつた。
そこで、層間絶縁膜として有機被膜を用いた半
導体装置がたとえば特開昭51−69378号にて提案
されており、この構造を第１図を用いて説明す
る。
導体装置がたとえば特開昭51−69378号にて提案
されており、この構造を第１図を用いて説明す
る。
選択拡散法により拡散層２，３が形成された半
導体基板１上にコンタクトホールの形成された
SiO2膜４が形成されており、前記SiO2膜４のコ
ンタクトホールを通じて拡散層２，３の電極とな
る一層目の配線５がSiO2膜４上に形成されてお
り、前記一層目の配線５およびSiO2膜４上に層
間絶縁膜となる所望の窓を有するイオン注入され
た有機被膜（ホトレジスト膜）６が形成されてお
り、前記有機被膜６の窓により一層目の配線５に
通じる二層目の配線７が有機被膜６上に形成され
た構造からなる半導体装置である。
導体基板１上にコンタクトホールの形成された
SiO2膜４が形成されており、前記SiO2膜４のコ
ンタクトホールを通じて拡散層２，３の電極とな
る一層目の配線５がSiO2膜４上に形成されてお
り、前記一層目の配線５およびSiO2膜４上に層
間絶縁膜となる所望の窓を有するイオン注入され
た有機被膜（ホトレジスト膜）６が形成されてお
り、前記有機被膜６の窓により一層目の配線５に
通じる二層目の配線７が有機被膜６上に形成され
た構造からなる半導体装置である。
しかし、上記の構造においては、一層目の配線
５上に直接ホトレジスト膜６が形成されているた
め、ホトレジスト膜６中のNa+イオン等の可動イ
オンによる半導体基板１への汚染が問題となる。
５上に直接ホトレジスト膜６が形成されているた
め、ホトレジスト膜６中のNa+イオン等の可動イ
オンによる半導体基板１への汚染が問題となる。
また、ホトレジスト膜６を半導体基板１上に塗
布しプリベークなどの熱処理を施すと流動して、
ホトレジストの膜厚は下地が凸部の箇所は薄く、
凹部の箇所は厚く形成される。そのため、ホトレ
ジスト膜６の膜厚が薄くなる例えば一層目の配線
５上のホトレジスト膜６にはピンホールが発生
し、一層目の配線５とクロスするように二層目の
配線６を行なうとシヨートしたり、あるいは、ホ
トレジスト膜６は誘電体であるため、コンデンサ
になつたりして歩留りを下げたり、半導体素子に
悪い影響をおよぼす要因となる。また、ホトレジ
スト膜６にイオン注入を施すことによつて耐熱性
は向上するが、完全には硬化していないため、二
層目の配線を行なつた後、保護膜としてCVD−
SiO2膜を形成すると、CVD−SiO2膜の形成温度
が高い（約350〜450℃程度）ため、ホトレジスト
膜６の未硬化の部分が流動する。そのため、ホト
レジスト膜６上の二層目の配線７が断線したり、
パターンくずれをおこしたりする。
布しプリベークなどの熱処理を施すと流動して、
ホトレジストの膜厚は下地が凸部の箇所は薄く、
凹部の箇所は厚く形成される。そのため、ホトレ
ジスト膜６の膜厚が薄くなる例えば一層目の配線
５上のホトレジスト膜６にはピンホールが発生
し、一層目の配線５とクロスするように二層目の
配線６を行なうとシヨートしたり、あるいは、ホ
トレジスト膜６は誘電体であるため、コンデンサ
になつたりして歩留りを下げたり、半導体素子に
悪い影響をおよぼす要因となる。また、ホトレジ
スト膜６にイオン注入を施すことによつて耐熱性
は向上するが、完全には硬化していないため、二
層目の配線を行なつた後、保護膜としてCVD−
SiO2膜を形成すると、CVD−SiO2膜の形成温度
が高い（約350〜450℃程度）ため、ホトレジスト
膜６の未硬化の部分が流動する。そのため、ホト
レジスト膜６上の二層目の配線７が断線したり、
パターンくずれをおこしたりする。
したがつて、本発明の目的は、ほぼ平坦な表面
を有し、しかも、無機質の絶縁膜と有機質の絶縁
膜からなる積層膜を用いることによつて、電極配
線の断線や層間のシヨートがなく歩留りの良い多
層配線を有する半導体装置及びその製造方法を提
供することである。
を有し、しかも、無機質の絶縁膜と有機質の絶縁
膜からなる積層膜を用いることによつて、電極配
線の断線や層間のシヨートがなく歩留りの良い多
層配線を有する半導体装置及びその製造方法を提
供することである。
すなわち、本発明は多層配線の層間絶縁膜とし
て無機質の堆積被膜と前記堆積被膜の凹部上に形
成した有機質の完全に硬化した有機化合物膜の２
層からなる積層膜、あるいは、無機質の堆積被膜
と前記堆積被膜上に形成した有機質の完全に硬化
した有機化合物膜と前記有機化合物膜及び前記無
機質の堆積膜上に形成した第２の無機質の堆積被
膜の３層からなる積層膜を用いることを特徴とす
る半導体装置及びその製造方法である。
て無機質の堆積被膜と前記堆積被膜の凹部上に形
成した有機質の完全に硬化した有機化合物膜の２
層からなる積層膜、あるいは、無機質の堆積被膜
と前記堆積被膜上に形成した有機質の完全に硬化
した有機化合物膜と前記有機化合物膜及び前記無
機質の堆積膜上に形成した第２の無機質の堆積被
膜の３層からなる積層膜を用いることを特徴とす
る半導体装置及びその製造方法である。
本発明は、完全に硬化したホトレジスト膜等の
有機化合物膜と無機質の堆積被膜からなる積層膜
を層間絶縁膜として用いることによつて容易に絶
縁効果の良い膜厚の厚い絶縁層を形成することが
でき、しかも前記絶縁層の表面が有機化合物膜に
よつて平坦な構造を有していることを特徴とする
半導体装置及びその製造方法である。従来、感光
性樹脂膜は高温の熱処理を施すとパターンくずれ
や飛び散りがおこるため、熱処理工程の前には必
ず除去されるのが普通である。
有機化合物膜と無機質の堆積被膜からなる積層膜
を層間絶縁膜として用いることによつて容易に絶
縁効果の良い膜厚の厚い絶縁層を形成することが
でき、しかも前記絶縁層の表面が有機化合物膜に
よつて平坦な構造を有していることを特徴とする
半導体装置及びその製造方法である。従来、感光
性樹脂膜は高温の熱処理を施すとパターンくずれ
や飛び散りがおこるため、熱処理工程の前には必
ず除去されるのが普通である。
しかるに、本発明者は、ホトレジストの少なく
とも表面を ホトレジストに170〜200℃の不活性ガス中で
熱処理を施す。
とも表面を ホトレジストに170〜200℃の不活性ガス中で
熱処理を施す。
ホトレジストに不活性ガス（例えば、He，
Ne，Ar，Kr，Xe）およびN2、フレオン系ガス
（例えばCC3F，CC2F2，CCF3，CF4，
CHC2Fなど），クロロカーボン系ガス（例え
ばCC４，C2C６など）などのガスプラズ
マ照射を施す。
Ne，Ar，Kr，Xe）およびN2、フレオン系ガス
（例えばCC3F，CC2F2，CCF3，CF4，
CHC2Fなど），クロロカーボン系ガス（例え
ばCC４，C2C６など）などのガスプラズ
マ照射を施す。
ホトレジストに不活性ガス（例えば、He，
Ne，Ar，Kr，Xe）のイオン注入を施す。
Ne，Ar，Kr，Xe）のイオン注入を施す。
等の処理を施すことによつて、ホトレジストが
変質し硬化することを見い出した。そしてホトレ
ジストを変質、硬化させておくと、例えば、
CVD膜形成時における比較的高温（800℃程度）
の熱処理までホトレジストが飛び散らず、ホトレ
ジストパターンをくずすことのないことを確認し
た。また、本発明者はホトレジストの少なくとも
表面を上記の３方法のいずれかによつて変質し硬
化した後、比較的高温（400℃程度）の熱処理を
施して完全に硬化したホトレジストは、防湿効果
の良い良質な絶縁層となつていることを確認し
た。
変質し硬化することを見い出した。そしてホトレ
ジストを変質、硬化させておくと、例えば、
CVD膜形成時における比較的高温（800℃程度）
の熱処理までホトレジストが飛び散らず、ホトレ
ジストパターンをくずすことのないことを確認し
た。また、本発明者はホトレジストの少なくとも
表面を上記の３方法のいずれかによつて変質し硬
化した後、比較的高温（400℃程度）の熱処理を
施して完全に硬化したホトレジストは、防湿効果
の良い良質な絶縁層となつていることを確認し
た。
本発明は、このような技術的認識を背景に絶縁
被膜と有機化合物膜を絶縁層として用いることに
よつて多層配線プロセスにおいて歩留りを大巾に
改善したものであり、以下本発明を実施例ととも
に説明する。以下、有機化合物膜として感光性樹
脂膜であるポジタイプのホトレジスト（商品名：
AZ−1350J）を用いて例について説明する。
被膜と有機化合物膜を絶縁層として用いることに
よつて多層配線プロセスにおいて歩留りを大巾に
改善したものであり、以下本発明を実施例ととも
に説明する。以下、有機化合物膜として感光性樹
脂膜であるポジタイプのホトレジスト（商品名：
AZ−1350J）を用いて例について説明する。
第２図は、CVD−SiO2膜とホトレジスト膜の
２層膜を層間絶縁膜として用いた本発明の半導体
装置の実施例を示す。第２図は、層間絶縁膜とし
て膜厚の厚いCVD−SiO2膜１５とCVD−SiO2膜
１５の凹部内のみに形成した完全に硬化したホト
レジスト膜１６とからなる２層膜を用いた本発明
の一実施例を示す。その工程は、通常工程により
拡散層１２、SiO2パターン１３、第１の配線層
となる拡散されたPoIySiパターン１４が形成され
た半導体基板１１上にCVD法によりCVD−SiO2
膜１５を堆積する。その後、ホトレジスト膜を厚
く塗布してブリベーク等の熱処理を施してホトレ
ジスト膜の表面を平坦にした後、O2プラズマ法
によつてCVD−SiO2膜１５の凸部すなわち
PoIySiパターン１４上のホトレジスト膜の厚さ分
だけ除去するか、あるいは、凸部上のホトレジス
ト膜の厚さ分だけ露光・現像を行なつて除去する
方法等によつてCVD−SiO2膜１５の凹部内のみ
にホトレジスト膜１６を残存させる。このとき、
CVD−SiO2膜１５の凸部表面とホトレジスト膜
１６の表面はほぼ平坦となる。
２層膜を層間絶縁膜として用いた本発明の半導体
装置の実施例を示す。第２図は、層間絶縁膜とし
て膜厚の厚いCVD−SiO2膜１５とCVD−SiO2膜
１５の凹部内のみに形成した完全に硬化したホト
レジスト膜１６とからなる２層膜を用いた本発明
の一実施例を示す。その工程は、通常工程により
拡散層１２、SiO2パターン１３、第１の配線層
となる拡散されたPoIySiパターン１４が形成され
た半導体基板１１上にCVD法によりCVD−SiO2
膜１５を堆積する。その後、ホトレジスト膜を厚
く塗布してブリベーク等の熱処理を施してホトレ
ジスト膜の表面を平坦にした後、O2プラズマ法
によつてCVD−SiO2膜１５の凸部すなわち
PoIySiパターン１４上のホトレジスト膜の厚さ分
だけ除去するか、あるいは、凸部上のホトレジス
ト膜の厚さ分だけ露光・現像を行なつて除去する
方法等によつてCVD−SiO2膜１５の凹部内のみ
にホトレジスト膜１６を残存させる。このとき、
CVD−SiO2膜１５の凸部表面とホトレジスト膜
１６の表面はほぼ平坦となる。
次に、ホトレジスト膜１６の少なくとも表面を
硬化する。本実施例では、170℃程度の不活性ガ
ス中で30分間熱処理を施した。この工程により、
ホトレジスト膜１６が硬化し、耐熱性が向上し
た。その後、ホトレジスト膜１６に高温（400℃
程度）の熱処理を10分間施す。この工程により、
ホトレジスト膜１６は未硬化部分が完全に硬化さ
れ、安定した良質な絶縁膜になつたことを確認し
た。さらにこのとき、ホトレジスト膜１６の飛び
散りや変形のないことを確認した。次に、ホトエ
ツチング技術によつて、CVD−SiO2膜１５にコ
ンタクトホールを形成する。このとき、CVD−
SiO2膜１５のコンタクトホールを形成するため
に用いたホトレジストパターンを除去する場合、
例えばレジスト剥離液（商品名：Ｊ−100）ある
いは発煙硝酸を用いれば、ホトレジスト膜１６を
残存させたままホトレジストパターンだけを除去
することができる。
硬化する。本実施例では、170℃程度の不活性ガ
ス中で30分間熱処理を施した。この工程により、
ホトレジスト膜１６が硬化し、耐熱性が向上し
た。その後、ホトレジスト膜１６に高温（400℃
程度）の熱処理を10分間施す。この工程により、
ホトレジスト膜１６は未硬化部分が完全に硬化さ
れ、安定した良質な絶縁膜になつたことを確認し
た。さらにこのとき、ホトレジスト膜１６の飛び
散りや変形のないことを確認した。次に、ホトエ
ツチング技術によつて、CVD−SiO2膜１５にコ
ンタクトホールを形成する。このとき、CVD−
SiO2膜１５のコンタクトホールを形成するため
に用いたホトレジストパターンを除去する場合、
例えばレジスト剥離液（商品名：Ｊ−100）ある
いは発煙硝酸を用いれば、ホトレジスト膜１６を
残存させたままホトレジストパターンだけを除去
することができる。
次に、第２の配線層となるＡ膜を蒸着した
後、ホトエツチング技術によつてＡパターン１
７を形成すれば第２図のような構造が得られる。
このときも、CVD−SiO2膜１５のコンタクトホ
ールを形成したときと同様にＡパターン１７を
形成するために用いたホトレジストパターンを除
去する場合、例えばレジスト剥離液（商品名：Ｊ
−100）あるいは発煙硝酸を用いればホトレジス
ト膜１６に影響を与えることなく除去できる。上
記実施例では、凹部領域のみにホトレジスト膜１
６を形成することによつて、下地基板による凹凸
がなくなり平坦な表面を有する層間絶縁膜を形成
することができる。従つて、Ａパターン１７形
成時には下地に段差がなく、Ａパターンの断線
及びシヨートは生じない。しかも、PoIySiパター
ン１４上は、6000ÅのCVD−SiO2膜１５が形成
されているだけなので、容易に微細コンタクトが
形成できる。さらに、PoIySiパターン１４とＡ
パターン１７を直接電気的に接続してもコンタク
ト部の段差は6000Åであるため、Ａパターン１
７の膜厚を１μｍ程度にすればコンタクト部にお
ける断線は一切生じなかつた。
後、ホトエツチング技術によつてＡパターン１
７を形成すれば第２図のような構造が得られる。
このときも、CVD−SiO2膜１５のコンタクトホ
ールを形成したときと同様にＡパターン１７を
形成するために用いたホトレジストパターンを除
去する場合、例えばレジスト剥離液（商品名：Ｊ
−100）あるいは発煙硝酸を用いればホトレジス
ト膜１６に影響を与えることなく除去できる。上
記実施例では、凹部領域のみにホトレジスト膜１
６を形成することによつて、下地基板による凹凸
がなくなり平坦な表面を有する層間絶縁膜を形成
することができる。従つて、Ａパターン１７形
成時には下地に段差がなく、Ａパターンの断線
及びシヨートは生じない。しかも、PoIySiパター
ン１４上は、6000ÅのCVD−SiO2膜１５が形成
されているだけなので、容易に微細コンタクトが
形成できる。さらに、PoIySiパターン１４とＡ
パターン１７を直接電気的に接続してもコンタク
ト部の段差は6000Åであるため、Ａパターン１
７の膜厚を１μｍ程度にすればコンタクト部にお
ける断線は一切生じなかつた。
第３図は、CVD−SiO2膜とホトレジスト膜と
CVD−SiO2膜の３層膜を層間絶縁膜として用い
た本発明の実施例を示す。
CVD−SiO2膜の３層膜を層間絶縁膜として用い
た本発明の実施例を示す。
第３図は、層間絶縁膜として膜厚の薄いCVD
−SiO2膜３５とCVD−SiO2膜３５の凹部内のみ
に形成した完全に硬化したホトレジスト膜３６と
CVD−SiO2膜３５およびホトレジスト膜３６の
表面上に形成された膜厚の厚いCVD−SiO2膜３
７とからなる３層膜を用いた本発明の一実施例を
示す。その工程は、通常工程により拡散層３２、
SiO2パターン３３、第１の配線層となる拡散さ
れたPoIySiパターン３４が形成された半導体基板
３１上にCVD法によりCVD−SiO2膜３５を1000
Å積度堆積する。次に、ホトレジストを塗布し、
第２図ａのホトレジスト膜１６をCVD−SiO2膜
１５の凹部内のみに残存させた方法と同様な方法
によつてCVD−SiO2膜３５の凹部内のみにホト
レジスト膜３６を残存させる。このとき、CVD
−SiO2膜３５の凸部表面とホトレジスト膜３６
の表面がほぼ平坦になるように残存させる。
−SiO2膜３５とCVD−SiO2膜３５の凹部内のみ
に形成した完全に硬化したホトレジスト膜３６と
CVD−SiO2膜３５およびホトレジスト膜３６の
表面上に形成された膜厚の厚いCVD−SiO2膜３
７とからなる３層膜を用いた本発明の一実施例を
示す。その工程は、通常工程により拡散層３２、
SiO2パターン３３、第１の配線層となる拡散さ
れたPoIySiパターン３４が形成された半導体基板
３１上にCVD法によりCVD−SiO2膜３５を1000
Å積度堆積する。次に、ホトレジストを塗布し、
第２図ａのホトレジスト膜１６をCVD−SiO2膜
１５の凹部内のみに残存させた方法と同様な方法
によつてCVD−SiO2膜３５の凹部内のみにホト
レジスト膜３６を残存させる。このとき、CVD
−SiO2膜３５の凸部表面とホトレジスト膜３６
の表面がほぼ平坦になるように残存させる。
次に、ホトレジスト膜３６の少なくとも表面を
プラズマ照射あるいはイオン注入等の方法によつ
て硬化させた後、高温（400℃程度）の熱処理を
10分間程度施してホトレジスト膜３６を完全に硬
化する。その後、CVD法によつてCVD−SiO2膜
３７を6000Å程度堆積し、ホトエツチング技術に
よりSiO2膜３５およびCVD−SiO2膜３７にコン
タクトホールを形成する。次に第２の配線層とな
るＡ膜を蒸着した後、ホトエツチング技術によ
つてＡパターン３８を形成すれば第３図のよう
な構造が得られる。
プラズマ照射あるいはイオン注入等の方法によつ
て硬化させた後、高温（400℃程度）の熱処理を
10分間程度施してホトレジスト膜３６を完全に硬
化する。その後、CVD法によつてCVD−SiO2膜
３７を6000Å程度堆積し、ホトエツチング技術に
よりSiO2膜３５およびCVD−SiO2膜３７にコン
タクトホールを形成する。次に第２の配線層とな
るＡ膜を蒸着した後、ホトエツチング技術によ
つてＡパターン３８を形成すれば第３図のよう
な構造が得られる。
上記実施例では、ホトレジスト膜３６がCVD
−SiO2膜３５とCVD−SiO2膜３７によつて囲ま
れ、且つ、CVD−SiO2膜３７の表面が平坦な構
造を有する層間絶縁膜を形成することができる。
従つて、Ａパターン３８形成時には下地に段差
がなく、Ａパターンの断線及びシヨートは生じ
なかつた。しかも、PoIySiパターン３４上には
1000ÅのCVD−SiO2膜３５と6000ÅのCVD−
SiO2膜３７が形成されているだけなので、容易
に微細コンタクトが形成できる。さらに、PoIySi
パターン３４とＡパターン３８を直接電気的に
接続しても、コンタクト部の段差は7000Å程度で
あるため、Ａパターン３８の膜厚を１μｍ程度
にすればコンタクト部における断線は一切生じな
かつた。また、CVD−SiO2膜３７を形成するこ
とによつて、Ａパターン３８形成におけるレジ
スト除去がO2プラズマでできるなどホトレジス
ト膜３６を層間絶縁膜として用いることによる後
工程の処理方法に対して制限がなくなる。且つ、
ホトレジスト膜表面からの汚染防止及び絶縁性を
高めることができる。
−SiO2膜３５とCVD−SiO2膜３７によつて囲ま
れ、且つ、CVD−SiO2膜３７の表面が平坦な構
造を有する層間絶縁膜を形成することができる。
従つて、Ａパターン３８形成時には下地に段差
がなく、Ａパターンの断線及びシヨートは生じ
なかつた。しかも、PoIySiパターン３４上には
1000ÅのCVD−SiO2膜３５と6000ÅのCVD−
SiO2膜３７が形成されているだけなので、容易
に微細コンタクトが形成できる。さらに、PoIySi
パターン３４とＡパターン３８を直接電気的に
接続しても、コンタクト部の段差は7000Å程度で
あるため、Ａパターン３８の膜厚を１μｍ程度
にすればコンタクト部における断線は一切生じな
かつた。また、CVD−SiO2膜３７を形成するこ
とによつて、Ａパターン３８形成におけるレジ
スト除去がO2プラズマでできるなどホトレジス
ト膜３６を層間絶縁膜として用いることによる後
工程の処理方法に対して制限がなくなる。且つ、
ホトレジスト膜表面からの汚染防止及び絶縁性を
高めることができる。
以上本発明によれば、層間絶縁膜としてCVD
−SiO2膜とホトレジスト膜の２層膜あるいは
CVD−SiO2膜とホトレジスト膜とCVD−SiO2膜
の３層膜を用いることによつて容易に膜厚の厚い
絶縁層を形成することができる。しかも、下地基
板に段差があつてもホトレジスト膜によつて容易
に段差を緩和することができ表面をほぼ平坦にす
ることができる。また、第１の配線上にCVD−
SiO2膜が形成されているため、ホトレジスト膜
のNa+イオン等の可動イオンによる汚染を防止す
ることができる。そして、ホトレジスト膜を完全
に硬化しておくことによつて、Ａシンターや
CVD−SiO2膜堆積時等の熱処理による流動がな
く、しかも、防湿効果の良い良質な絶縁膜とな
る。したがつて、第２の配線層を行なつた場合、
断線や層間のシヨートがなくなり歩留り良い多層
配線を行なうことができる。
−SiO2膜とホトレジスト膜の２層膜あるいは
CVD−SiO2膜とホトレジスト膜とCVD−SiO2膜
の３層膜を用いることによつて容易に膜厚の厚い
絶縁層を形成することができる。しかも、下地基
板に段差があつてもホトレジスト膜によつて容易
に段差を緩和することができ表面をほぼ平坦にす
ることができる。また、第１の配線上にCVD−
SiO2膜が形成されているため、ホトレジスト膜
のNa+イオン等の可動イオンによる汚染を防止す
ることができる。そして、ホトレジスト膜を完全
に硬化しておくことによつて、Ａシンターや
CVD−SiO2膜堆積時等の熱処理による流動がな
く、しかも、防湿効果の良い良質な絶縁膜とな
る。したがつて、第２の配線層を行なつた場合、
断線や層間のシヨートがなくなり歩留り良い多層
配線を行なうことができる。
以上、本発明の実施例では二層目の配線までし
か説明しなかつたが、三層目、四層目の配線を行
なう場合にも同様に行なうことができる。なお、
絶縁被膜として無機質の堆積被膜であるCVD−
SiO2膜を用いて説明したが他の無機質の堆積被
膜例えばSi3N4膜、PSG膜等を用いても良い。ま
た、有機化合物膜として感光性樹脂であるポジタ
イプのホトレジスト（商品名：AZ−1350J）を用
いて説明したが、他の熱硬化性有機化合物膜を用
いても良い。
か説明しなかつたが、三層目、四層目の配線を行
なう場合にも同様に行なうことができる。なお、
絶縁被膜として無機質の堆積被膜であるCVD−
SiO2膜を用いて説明したが他の無機質の堆積被
膜例えばSi3N4膜、PSG膜等を用いても良い。ま
た、有機化合物膜として感光性樹脂であるポジタ
イプのホトレジスト（商品名：AZ−1350J）を用
いて説明したが、他の熱硬化性有機化合物膜を用
いても良い。
第１図は従来の多層配線構造の半導体装置の構
造断面図、第２図は層間絶縁膜としてCVD−
SiO2膜とホトレジスト膜の２層膜を用いた本発
明の一実施例の半導体装置の断面図、第３図は層
間絶縁膜としてCVD−SiO2膜とホトレジスト膜
とCVD−SiO2膜の３層膜を用いた本発明の他の
実施例の半導体装置断面図である。 １１，３１……半導体基板、１３，３３……
SiO2パターン、１４，３４……PoIySiパター
ン、１５，３５，３７…CVD−SiO2パターン、
１６，３６……ホトレジスト膜、１７，３８……
Ａパターン。
造断面図、第２図は層間絶縁膜としてCVD−
SiO2膜とホトレジスト膜の２層膜を用いた本発
明の一実施例の半導体装置の断面図、第３図は層
間絶縁膜としてCVD−SiO2膜とホトレジスト膜
とCVD−SiO2膜の３層膜を用いた本発明の他の
実施例の半導体装置断面図である。 １１，３１……半導体基板、１３，３３……
SiO2パターン、１４，３４……PoIySiパター
ン、１５，３５，３７…CVD−SiO2パターン、
１６，３６……ホトレジスト膜、１７，３８……
Ａパターン。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板上に形成された第１の配線層と、
前記半導体基板及び前記第１の配線層上に形成さ
れた無機質の堆積被膜と、前記半導体基板の凹部
領域のみに形成された硬化処理により完全に硬化
した有機化合物膜と、前記堆積被膜及び前記有機
化合物膜上に形成された第２の配線層とで構成さ
れ、且つ、前記第１の配線層と前記第２の配線層
とが直接電気的に接続されていることを特徴とす
る半導体装置。 ２ 第１の配線層上に形成された無機質の堆積被
膜の表面と凹部領域のみに形成された有機化合物
膜の表面がほぼ平坦であることを特徴とする特許
請求の範囲第１項に記載の半導体装置。 ３ 有機化合物膜が感光性樹脂膜であることを特
徴とする特許請求の範囲第１項に記載の半導体装
置。 ４ 堆積被膜及び有機化合物膜上に第２の無機質
の堆積被膜が形成されていることを特徴とする特
許請求の範囲第１項に記載の半導体装置。 ５ 第１の配線層が形成された凹凸の表面を有す
る半導体基板上に無機質の堆積被膜を形成する工
程と、前記堆積被膜の凹部領域のみに有機化合物
膜を形成する工程と、前記有機化合物膜の少なく
とも表面を硬化する第１の硬化処理を施す工程
と、前記有機化合物膜を完全に硬化する熱処理に
よる第２の硬化処理を施す工程と、前記第１の配
線層上の前記無機質の堆積被膜の所望の領域にコ
ンタクト窓を形成する工程と、前記堆積被膜及び
前記有機化合物膜上に第２の配線層を形成する工
程とを有することを特徴とする半導体装置の製造
方法。 ６ 堆積被膜の表面と有機化合物膜の表面がほぼ
平堆であることを特徴とする特許請求の範囲第５
項に記載の半導体装置の製造方法。 ７ 有機化合物膜が感光性樹脂膜であることを特
徴とする特許請求の範囲第５項に記載の半導体装
置の製造方法。 ８ 第１の硬化処理が(i)170℃〜200℃の熱処理(ii)
ガスプラズマ照射(iii)イオン注入のいずれかの方法
によつて行なうことを特徴とする特許請求の範囲
第５項に記載の半導体装置の製造方法。 ９ 有機化合物膜を完全に硬化する熱処理による
第２の硬化処理を施した後、全面に第２の無機質
の堆積被膜を形成する工程を有することを特徴と
する特許請求の範囲第５項に記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7735779A JPS561547A (en) | 1979-06-19 | 1979-06-19 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7735779A JPS561547A (en) | 1979-06-19 | 1979-06-19 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS561547A JPS561547A (en) | 1981-01-09 |
| JPS627699B2 true JPS627699B2 (ja) | 1987-02-18 |
Family
ID=13631650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7735779A Granted JPS561547A (en) | 1979-06-19 | 1979-06-19 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS561547A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0250771U (ja) * | 1988-09-30 | 1990-04-10 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5972745A (ja) * | 1982-10-19 | 1984-04-24 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| US4523372A (en) * | 1984-05-07 | 1985-06-18 | Motorola, Inc. | Process for fabricating semiconductor device |
| US5070037A (en) * | 1989-08-31 | 1991-12-03 | Delco Electronics Corporation | Integrated circuit interconnect having dual dielectric intermediate layer |
-
1979
- 1979-06-19 JP JP7735779A patent/JPS561547A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0250771U (ja) * | 1988-09-30 | 1990-04-10 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS561547A (en) | 1981-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69323628T2 (de) | Chip-verbindung mit gasdurchlässiger ätzsperrschicht | |
| JPS6245043A (ja) | 半導体構造における溝の充填方法 | |
| JPH07120650B2 (ja) | スピンオンしたゲルマニウムガラス | |
| JPH0320064B2 (ja) | ||
| JPS5972745A (ja) | 半導体装置 | |
| JPS61180458A (ja) | 半導体装置の製造方法 | |
| JP2502564B2 (ja) | レジストパタ−ンの形成方法 | |
| KR100200297B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JPH0430524A (ja) | 半導体装置の製造方法 | |
| JPS59114824A (ja) | 半導体装置の平坦化方法 | |
| JPH10214892A (ja) | 半導体装置の製造方法 | |
| JPH0231448A (ja) | 半導体装置の製造方法 | |
| KR910000807Y1 (ko) | 반도체소자의 다층배선구조 | |
| CN120435223A (zh) | 半导体结构的制备方法及半导体结构 | |
| JPH11251312A (ja) | 半導体装置の製造方法 | |
| JPH0677182A (ja) | 凹凸のある絶縁膜の平坦化方法 | |
| KR960008559B1 (ko) | 반도체 소자의 미세 콘택홀 형성방법 | |
| JPS6125219B2 (ja) | ||
| JPS6134956A (ja) | 配線層の形成方法 | |
| JPS6119113B2 (ja) | ||
| JPS6321850A (ja) | 半導体装置の製造方法 | |
| JPH01230254A (ja) | 平坦化方法 | |
| JPH03257850A (ja) | 半導体装置の製造方法 | |
| JPH0337857B2 (ja) | ||
| JPS5946419B2 (ja) | 半導体装置におけるポリイミド膜の形成方法 |