JPS6281049A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS6281049A JPS6281049A JP22211485A JP22211485A JPS6281049A JP S6281049 A JPS6281049 A JP S6281049A JP 22211485 A JP22211485 A JP 22211485A JP 22211485 A JP22211485 A JP 22211485A JP S6281049 A JPS6281049 A JP S6281049A
- Authority
- JP
- Japan
- Prior art keywords
- region
- resistor
- transistor
- integrated circuit
- inversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000009413 insulation Methods 0.000 claims description 15
- 238000002955 isolation Methods 0.000 claims description 15
- 230000002265 prevention Effects 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 230000003449 preventive effect Effects 0.000 abstract 4
- 230000010354 integration Effects 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置に関し、特に酸化膜絶縁分
離構造を有する半導体集積回路装置の抵抗領域の小型化
構造に関する。
離構造を有する半導体集積回路装置の抵抗領域の小型化
構造に関する。
従来、酸化膜絶縁分離構造で抵抗を含む半導体集積回路
装置は第２図の平面図に示すように、抵抗は製品チップ
上に抵抗領域を予め準備し、その内部に形成することが
一般的である。
装置は第２図の平面図に示すように、抵抗は製品チップ
上に抵抗領域を予め準備し、その内部に形成することが
一般的である。
第２図において、２１はトランジスタ領域、２２は抵抗
領域、２３はトランジスタ領域の反転防止領域、２４Ｆ
ｉ抵抗領域の反転防止領域、２５は；レクタコンタクト
、２６は抵抗領域のコンタクである。
領域、２３はトランジスタ領域の反転防止領域、２４Ｆ
ｉ抵抗領域の反転防止領域、２５は；レクタコンタクト
、２６は抵抗領域のコンタクである。
また、２７けトランジスタ領域２１のコレクタ領域２５
と抵抗領域の抵抗領域のコンタクト２６を接続する配線
領域であり、２８Ｆｉイオン注入。
と抵抗領域の抵抗領域のコンタクト２６を接続する配線
領域であり、２８Ｆｉイオン注入。
又は被数により形成された抵抗である。
なお、形成にさいしては、抵抗領域とトランジスタ領域
は同一工程で形成され、抵抗は抵抗領域に形成する。こ
の両領域が形成された後表面を保護膜で覆い、その後ト
ランジスタのコンタクト及び抵抗のコンタクトを形成し
、配線を形成することにより完成する。
は同一工程で形成され、抵抗は抵抗領域に形成する。こ
の両領域が形成された後表面を保護膜で覆い、その後ト
ランジスタのコンタクト及び抵抗のコンタクトを形成し
、配線を形成することにより完成する。
また、抵抗領域とトランジスタ領域はそれぞれ独立して
動作するように反転防止領域２３．２４によりとりかこ
まれている。
動作するように反転防止領域２３．２４によりとりかこ
まれている。
以上示し次ように、従来の酸化膜絶縁分離構造で抵抗を
含む半導体集積回路装置では抵抗は独自の抵抗領域に形
成されている。
含む半導体集積回路装置では抵抗は独自の抵抗領域に形
成されている。
上述した従来の酸化膜絶縁分離構造で抵抗を含む半導体
集積回路装置は、予め準備された抵抗領域内に形成され
るので抵抗領域の増加、つまりチップ面積の増加となり
、半導体集積回路装置の小型化、高密度化の障害になる
という欠点があった。
集積回路装置は、予め準備された抵抗領域内に形成され
るので抵抗領域の増加、つまりチップ面積の増加となり
、半導体集積回路装置の小型化、高密度化の障害になる
という欠点があった。
本発明の目的は、半導体集積回路の抵抗形成領域を減小
させ小型化、高密度化をはかり、その結果チップ面積を
小さくした半導体集積回路装置を提供することにある。
させ小型化、高密度化をはかり、その結果チップ面積を
小さくした半導体集積回路装置を提供することにある。
本発明の半導体集積回路装置は、酸化膜絶縁分離構造を
有し、かつ抵抗領域を含む半導体集積回路装置において
、酸化膜絶縁分離領域下に抵抗領域を有して構成される
。
有し、かつ抵抗領域を含む半導体集積回路装置において
、酸化膜絶縁分離領域下に抵抗領域を有して構成される
。
なお、酸化膜絶縁分離領域下の抵抗領域は酸化膜絶縁分
離領域下の基板表面に形成された反転防止拡散領域で区
画することにより構成することができる。
離領域下の基板表面に形成された反転防止拡散領域で区
画することにより構成することができる。
次に、本発明の実施例について図面を参照して説明する
。第１図（ａ）〜（ｃ）は本発明の一実施例の平面図及
びＡ−Ａ’線並びにＢ−Ｂ’線の断面図である。
。第１図（ａ）〜（ｃ）は本発明の一実施例の平面図及
びＡ−Ａ’線並びにＢ−Ｂ’線の断面図である。
第１図（ａ）に示すように、本実施例は、トランジスタ
領域１．）ランジスタ及び抵抗領域の反転防止領域３、
抵抗領域４及びトランジスタ領域１と抵抗領域４間に形
成された抵抗パターン５から構成される。
領域１．）ランジスタ及び抵抗領域の反転防止領域３、
抵抗領域４及びトランジスタ領域１と抵抗領域４間に形
成された抵抗パターン５から構成される。
第１図（ｂ）は第１図ａのＡ−に断面図であり抵抗が形
成された状態を示す図である１例えば、ｐ型シリコン基
板７． ｎ型埋込み層８・１１．ｎ型のトランジスタ
のコレクタ領域９、ｎ型の抵抗領［１０，酸化膜絶縁分
離領域１２．反転防止拡散領域１３及びトランジスタ領
域の埋込み層８と抵抗形成領域の埋込み層１１間に形成
された抵抗１４から構成されている。
成された状態を示す図である１例えば、ｐ型シリコン基
板７． ｎ型埋込み層８・１１．ｎ型のトランジスタ
のコレクタ領域９、ｎ型の抵抗領［１０，酸化膜絶縁分
離領域１２．反転防止拡散領域１３及びトランジスタ領
域の埋込み層８と抵抗形成領域の埋込み層１１間に形成
された抵抗１４から構成されている。
第１図（ｃ）は第１図（ａ）ＯＢ −Ｂ’断面■であり
素子間が絶縁された図であり、反転防止拡散領域１５に
より絶縁されている。
素子間が絶縁された図であり、反転防止拡散領域１５に
より絶縁されている。
上記した抵抗は第１図（ａ）の反転防止拡散領域により
、とり囲まれた抵抗パターン領域に形成された反転層に
より構成され、その両端は埋込み層８．１１に接続され
ている。
、とり囲まれた抵抗パターン領域に形成された反転層に
より構成され、その両端は埋込み層８．１１に接続され
ている。
以上により構成された抵抗は、素子間を絶縁分離させる
ときに絶縁膜下には反転層が生ずる。これを利用するた
め、こわらの反転層を抑えるために反転防止拡散領域を
設け、抵抗領域を規制し、反転層領域を所望の素子間に
設けることＫよシ抵抗として利用することでで色る。
ときに絶縁膜下には反転層が生ずる。これを利用するた
め、こわらの反転層を抑えるために反転防止拡散領域を
設け、抵抗領域を規制し、反転層領域を所望の素子間に
設けることＫよシ抵抗として利用することでで色る。
以上説明したように本発明は酸化膜絶縁分離領域下に抵
抗領域を形成することにより、半導体集積回路の小型化
、高密度化を達成することができ、その結果チップ面積
を小さくできる効果がある。
抗領域を形成することにより、半導体集積回路の小型化
、高密度化を達成することができ、その結果チップ面積
を小さくできる効果がある。
第１図（ａ）〜（ｃ）は本発明の一実施例の平面図およ
びＡ −Ａ／断面図並びにＢ −Ｂ’断面図、第２図は
従来の酸化膜絶縁分離構造でかつ抵抗を含む半導体集積
回路装置の一例の平面図である。 ｌ・・・・・・トランジスタ領域、３・・・・・・反転
防止拡散領域、４・・・・・・抵抗領域、５・・・・・
・トランジスタ領域と抵抗形成領域間に形成された抵抗
パターン、７・・・・・・ｐ型シリコン基板、８．１１
・・・・・・ｎ型埋込み層、９・・・・・・コレクタ領
域、１０・・・・・・抵抗領域、１２・・・・・・酸化
膜？縁分離個域、１３・・・・・・反転防止拡散領域、
１４・・・・・・反転層による抵抗領域、１５・・・・
・・反転防止拡散領域、２１・・・・・・トランジスタ
領域、２２・・・・・・抵抗領域、２３・・・・・・反
転防止拡散領域、２４・・・・・・反転防止拡散領域、
２５・・・・・・コレクタ領域、２６・・・・・・抵抗
のコンタクト、２７・・・・・・トランジスタと抵抗を
接続する配線領域、２８・・・・・・抵抗領域に形成さ
れた抵抗。 尽転防ど紘散嶺戒
びＡ −Ａ／断面図並びにＢ −Ｂ’断面図、第２図は
従来の酸化膜絶縁分離構造でかつ抵抗を含む半導体集積
回路装置の一例の平面図である。 ｌ・・・・・・トランジスタ領域、３・・・・・・反転
防止拡散領域、４・・・・・・抵抗領域、５・・・・・
・トランジスタ領域と抵抗形成領域間に形成された抵抗
パターン、７・・・・・・ｐ型シリコン基板、８．１１
・・・・・・ｎ型埋込み層、９・・・・・・コレクタ領
域、１０・・・・・・抵抗領域、１２・・・・・・酸化
膜？縁分離個域、１３・・・・・・反転防止拡散領域、
１４・・・・・・反転層による抵抗領域、１５・・・・
・・反転防止拡散領域、２１・・・・・・トランジスタ
領域、２２・・・・・・抵抗領域、２３・・・・・・反
転防止拡散領域、２４・・・・・・反転防止拡散領域、
２５・・・・・・コレクタ領域、２６・・・・・・抵抗
のコンタクト、２７・・・・・・トランジスタと抵抗を
接続する配線領域、２８・・・・・・抵抗領域に形成さ
れた抵抗。 尽転防ど紘散嶺戒
Claims (2)
- （１）酸化膜絶縁分離構造を有し、かつ抵抗領域を含む
半導体集積回路装置において、酸化膜絶縁分離領域下に
抵抗領域を有することを特徴とする半導体集積回路装置
。 - （２）酸化膜絶縁分離領域下の抵抗領域が酸化膜絶縁分
離領域下の基板表面に形成された反転防止領域で区画さ
れている特許請求の範囲第（１）項記載の半導体集積回
路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22211485A JPS6281049A (ja) | 1985-10-04 | 1985-10-04 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22211485A JPS6281049A (ja) | 1985-10-04 | 1985-10-04 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6281049A true JPS6281049A (ja) | 1987-04-14 |
Family
ID=16777366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22211485A Pending JPS6281049A (ja) | 1985-10-04 | 1985-10-04 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6281049A (ja) |
-
1985
- 1985-10-04 JP JP22211485A patent/JPS6281049A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| HK69587A (en) | Semiconductor integrated circuit devices and method of manufacturing the same | |
| GB1129891A (en) | Improvements in or relating to methods of manufacturing solid state circuits | |
| JPH0613552A (ja) | ヘテロ接合バイポーラトランジスタ集積回路装置およびその製造方法 | |
| JPS6042844A (ja) | 半導体集積回路 | |
| JPS6074665A (ja) | 半導体装置の製造方法 | |
| JPS61191042A (ja) | 半導体集積回路の製造方法 | |
| JPH0834286B2 (ja) | 集積回路装置 | |
| JPS62234363A (ja) | 半導体集積回路 | |
| JPS6098666A (ja) | 半導体記憶装置 | |
| JP2774220B2 (ja) | 半導体装置 | |
| JPH028136U (ja) | ||
| JPH0419808Y2 (ja) | ||
| JPS61268036A (ja) | 半導体装置 | |
| JPH03175668A (ja) | 半導体集積回路装置 | |
| JPH03105922A (ja) | 半導体集積回路 | |
| JPS60214569A (ja) | Ｍｏｓ型半導体装置 | |
| JPS5877248A (ja) | 半導体装置 | |
| JPH0670998B2 (ja) | 半導体装置 | |
| JPS5754361A (en) | Cmos logic circuit device | |
| JPS643342B2 (ja) | ||
| JPH0268964A (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JPS5867041A (ja) | 半導体集積回路 | |
| JPH03291959A (ja) | 半導体装置 | |
| JPS61284938A (ja) | 集積回路装置 | |
| JPS59130454A (ja) | 半導体集積回路装置 |