JPS6286766A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体装置の製造方法、特に浅いｐ−ｎ接合型
のゲート電極を有する半導体装置の製造方法に関する。

（従来の技術） 半導体装置において近年ますます高集積化、高速化が進
んでおり、特に■−ｖ族化合物の電界効果トランジスタ
（ＦＥＴ）においてはその高速化が重要で６り、ゲート
長及びソース・ゲート間距離を短紬し、又動作層の薄膜
化等の素子サイズの縮少化がおこなわルている。さらに
ジャパニーズジャーナルオブアプライドフィジックスボ
リューム２１．サブリメント２１−１　（Ｊａｐａｎｅ
ｓｅＪｏｕｒｒ＋ａｌ　ｏｆ　Ａｐｐｌｉｅｄ　ｐｈｙ
Ｏｌｃｓ、　Ｖｏｌ　２１゜Ｓｕｐｐｌｅｍｅｎｔ　２
１−１　、　１９８２　）ページ１６１に掲載のニス、
ヒヤミズらによる文献に示されるようにノーマリオフａ
ｘＦｇ’ｒ作成のためのリセスを用いてソース１抗の低
減化８はか夛特性の向上がはかられている。

しかしゲート長が短かくなるにつｎてプロセスの高い１
ｆｉｌＪ　鐸性が安水ざルリセスプロセスによりしきい
値の制御やゲート耐圧に問題が生じる。さらに集積化に
ともン１い素子間のばらつきも大きくなり、したがって
す留りも悪くなるりその対策として１９１３ｑ年春季の
メ３１回心用応理学会予稿集５３９ページに掲載の大川
らにエリ示されるようにリセスプロセスを用いずに動作
層と異なる導電層をシュットキゲートの代りに介在させ
ることによりゲート電極部障壁高さをソースゲート間の
表面電位よシ高ぐすることが可能とな９、ゲートソース
間の抵抗を増大することなしにしきい値をあげることが
可能となる。

このような構造の作製は分子線エピタキシャル（ＭＢＢ
）法を用いて高濃度の動作層、さらにその半導体層と異
なる導電型の半纏体層を連続成長させる手法がとられて
いる。特にへ型動作層を有するガリウム統凛の電界効果
トランジスタ作製の場合、ｐ型層を動作層形成後連続的
に形成する。

（発明が解決しようとする問題点） しかし鷹から、他の手法九とえば気相成長法等により動
作層を作製し、その後にＭＢＢ法によりｐ型層を成長す
る場合、結晶界面を空気中に露出するためｎＪ＠を９層
の界面に高抵抗層か形成されるという問題点がある０又
基板裏面をイシジウム等で基板ホルダに固定するという
煩雑な工程も加わる。

本発明の目的は動作層と異なる導電型の半導体層をエピ
タキシャル成長することなく簡便な方法で動作層中に異
なる４１１１型の領域又は動作層のキャリア濃度より小
さい領域を形成しゲート電極部の障壁高さをソースゲー
ト間の表面電位より高くすることを可能にする半導体装
置の製造方法を提供することにある。

（問題点を解決するための手段） 本発明は第１の半導体層上にゲート電極部の障壁を形成
する工程において、第１の半導体層と異なる導電型とな
るような不純からなる材料又は前記不純物を含む材料で
成る膜を第１の半導体層上に形成する工程、ゲート電極
を形成する工程、さらに上記不純物拡散のための熱処理
を施す工程を含むことを特徴とする半導体装置の製造方
法である。

（作用） 第１の半導体層上に第１の半導体層と異なる導ＩＩ！型
となるための不純物、又は不純物を含む材料を蒸着等の
方法によシ博膜を形成し、ゲート電極を形成し、さらに
不純物拡散のための熱処理を施すことにより第１の半導
体表面近傍に不純物が拡散し、その領域で電気的補償が
おこる。したがって、この領域では動作層とは異なる導
電型の領域又は動作層のキャリア濃度よシ小さい領域が
形成される口しかもゲート電極を形成した工程の後に熱
処理をおこなった結果、動作層とは異なる導電型又は動
作層のキャリア濃度より小さい領域はゲート電極近傍の
みに限られるという自己整合型の構造となる０その結果
１機能としては高濃度層にその半導体層と異なる導電型
の不純物を含む半纏体層をエピタキシャル成長しゲート
電極上以外の該エピタキシャル層を除去した、いわゆる
自己整合型グパ一ト電極と等価となりゲート電極部の障
壁を高めることが可能となる。さらにエピタキシャル成
長をほどこした場合は動作層の厚みを最適化する工程を
おこなうことができないが、本発明では最適化する工程
をほどこしたあとゲート電極部を形成することが可能で
あるという利点がある〇（実施例） 以下図示に従い蒸着法による実施例を用いて説明する０
第１図はエピタキシャル成長法を用いずにｎ型ガリウム
檄庸半尋体層上にｐ型半導体Ｍを形成した例を素子断面
図を使って示したものである０第１図（ａ）は？Ｌ盤ガ
リウム看し累層上にｐ型不純物であるベリリウムを蒸着
しさらにアルミニウムを蒸着したところを示す断面図で
あるロ半絶縁性ガリウム秒索基板ｌ上に気相成長法によ
りノンドープガリウム呑し累層２７０００オングストロ
ーム。

アルミ組成比０．３のノンドープガリウムアルミニウム
后ヒ累層３　５０オングストローム、λ型ガリウムアル
ミニウムμ４４３００オングストローム。

７Ｌ型ガリウムに比素膚５３００オングストロームヲ形
成し、さらにｐ型の不純物であるベリリウム膜６を蒸着
する。このときの７′Ｌ型不純ｖＪのｄ度は２ＸＩＯｃ
ｍ　　である。

第１図（ｂ）は（ａ）にゲート′ｔｌＬ極金属のアルミ
ニウムを蒸着し、さらにアルミニウム及びベリリウムの
エツチングをおこないゲート１極７を形成し、オ−ミッ
ク金属８，９を蒸着した状態を示す断面図である０第１
図ｔｅｌは（ｂ）に示した構造の半導体装置を３５０〜
４５０℃の熱処理をほどこした後の状態を示す断面図で
ある。ゲート直下では蒸着したベリリウムが熱拡散し光
面近傍１００オングストロームにｐ型尋電層６′を形成
する。これと同時にソース及びドレイ／電極もオーミッ
ク熱処理をうけ良好：ケオーミック接合ｓ／、　　９／
が形成される。したがってゲート電極部の障壁高さをソ
ースゲート間の光面電位よシ高くすることが可能となる
。

このようなｐ型半導体層を用いた場合でのしきい値電圧
はＯボルト前後であるが、ベリリウム拡散を用いない場
合のしきい値電圧は一〇、７ボルト前後となりしきい値
の電圧の増大がみられ、したがってソースゲート間での
充分な低抵抗化がはかられていることがわかる。

さらにｐ型半導体層をＭＢＢ法により形成したＦ’ＥＴ
と同等な相互コンダクタンスが得られ、極めて良好なＦ
’ＥＴ特性であることが判明した。

第２図は第１図で示した実施例のうちべＩＪ　ＩＪウム
薄膜を形成する方法に代り、アルミニウムと亜鉛の合金
を蒸着してｐｔｉ４’ｗｔｔ−を形成した実施例を示す
）図中６″μアルミニウムと亜鉛の合金であり亜鉛がｎ
離半導体中に拡散しｐ型２４電層６′を形成する。

第３図はリセスプロセスと本発明を併用した実施例であ
るりこのようなプロセスにより製作されたＦ　Ｂ　’［
’のしきい値電圧は＋０．２ボルトと本発明を用いない
シッットキーゲート構造のしきい値−０，１ボルトを比
較して良好なノーマリオフＦＥＴ拝製が可能となった〇 以上の実施例は本発明を制限するものではない０すなわ
ち＊画側ではｎ型ガリウムアルミニウム硅素の電界効果
トランジスタを用いて例示したが他の紹畠であっても又
他の不純物を用いても同じように適切な不純物、適切な
熱処理を施して任意に変更して不純物の拡散を制御して
もよい０（発明の効果） 以上の説明から明らかなように本発明によるときにはき
わめて簡便な方法でゲート電極部の障壁高さをソース・
ゲート間のＡ面′１位より高くすることかでさ、ノーマ
リオフ型のＩＩ’　ＥＩｌ＋においてもソース抵抗の増
大をおさえることか可能となるという利点があり従来法
に比奴して半畳体Ａ−子の注ｎ目の同上する幼果は督し
い。

【図面の簡単な説明】

第１図ｆｓ）〜（ｃ）は本発明の半導体装置の裏通方法
の工程の例素子断面図を使って示した図である。 第２図、第３図は本発明の他の実施例を示す半導体装ｄ
の断ｌＩｒ１図で必る。 ｌ・・・牛絶縁性ガリウム歳ネ基板、２・・・ノンドー
プガリク尻砒素層Ｓ３・・・ノンドープガリウムアルミ
ニクム社し素層、４・・・１１型ガリウムアルミニウム
砒素、５・・・ｎ駐ガリウム后り累、６・・・ベリリウ
ム薄膜、６′・・・ｐ型尋電ＪＬ１１％６”・・・アル
ミニウム／亜鉛針金、７・・・アルミニウムゲート、８
・・・ソース。 ９・・・ドレイン。 １； Ｃ（１） （ｂ） ＣＣ）

Claims (1)

【特許請求の範囲】
1. 第１の半導体層上にゲート電極部の障壁を形成する工程
   において、第１の半導体層と異なる導電型となるような
   不純からなる材料、又は前記不純物を含む材料を第１の
   半導体層上に形成する工程、ゲート電極を形成する工程
   、さらに上記不純物拡散のための熱処理を施す工程を含
   むことを特徴とする半導体装置の製造方法。