JPS6286765A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6286765A JPS6286765A JP22625685A JP22625685A JPS6286765A JP S6286765 A JPS6286765 A JP S6286765A JP 22625685 A JP22625685 A JP 22625685A JP 22625685 A JP22625685 A JP 22625685A JP S6286765 A JPS6286765 A JP S6286765A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- semiconductor layer
- gate electrode
- gallium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000000034 method Methods 0.000 claims abstract description 17
- 239000012535 impurity Substances 0.000 claims abstract description 14
- 230000004888 barrier function Effects 0.000 claims abstract description 9
- 238000010438 heat treatment Methods 0.000 claims abstract description 8
- 238000009792 diffusion process Methods 0.000 claims abstract description 5
- 229910052733 gallium Inorganic materials 0.000 abstract description 13
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 abstract description 11
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052725 zinc Inorganic materials 0.000 abstract description 7
- 239000011701 zinc Substances 0.000 abstract description 7
- 239000000758 substrate Substances 0.000 abstract description 5
- 238000001947 vapour-phase growth Methods 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 2
- AQLMHYSWFMLWBS-UHFFFAOYSA-N arsenite(1-) Chemical compound O[As](O)[O-] AQLMHYSWFMLWBS-UHFFFAOYSA-N 0.000 abstract 3
- 230000008020 evaporation Effects 0.000 abstract 1
- 238000001704 evaporation Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 abstract 1
- 239000010409 thin film Substances 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- MDPILPRLPQYEEN-UHFFFAOYSA-N aluminium arsenide Chemical compound [As]#[Al] MDPILPRLPQYEEN-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 239000011591 potassium Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体装Ｉｔ％特に浅φｐ−ｎ接合を有する半
導体装置の製造方法に関するＯ （従来の技術） 半導体装置は、近年ますます高集積化、高速化が進んで
おり、特に■−■族化合物の電界効果トランジスタ（Ｆ
ＥＴ）においてはその高速化が重置であり、ゲート長ソ
ース−ゲート間距離を短縮し、又動作層の薄膜化等の素
子サイズの縮少化がおこなわれている。
導体装置の製造方法に関するＯ （従来の技術） 半導体装置は、近年ますます高集積化、高速化が進んで
おり、特に■−■族化合物の電界効果トランジスタ（Ｆ
ＥＴ）においてはその高速化が重置であり、ゲート長ソ
ース−ゲート間距離を短縮し、又動作層の薄膜化等の素
子サイズの縮少化がおこなわれている。
２１−１ （Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ
ＡｐｐｌｉｅｄＰｈｙｓｉｃｓ、 Ｖｏｌ ２ Ｌ
８ｕｐｐｌｅｍｅｎｔ ２１−１．１９８２ ）ベージ
１６１に掲載のニス、ヒヤミズらによる文献に示される
ようにノーマリオフｆｉＦＢＴ作成のためのリセスを用
いてソース抵抗の低減化をはかり特性の向上がはかられ
ている。
ＡｐｐｌｉｅｄＰｈｙｓｉｃｓ、 Ｖｏｌ ２ Ｌ
８ｕｐｐｌｅｍｅｎｔ ２１−１．１９８２ ）ベージ
１６１に掲載のニス、ヒヤミズらによる文献に示される
ようにノーマリオフｆｉＦＢＴ作成のためのリセスを用
いてソース抵抗の低減化をはかり特性の向上がはかられ
ている。
しかしゲート長が短かくなるにつれてプロセスの高い制
御性が要求されリセスプロセスによシしきい値の制御や
ゲート耐圧に問題が生じる０さらに集積化にともない素
子間のばらつきも大きくなり、したがって歩留りも悪く
なる０その対策として１９８≠年春季の第３１回応用応
理学会予稿集５３９ページに掲載の大畑らにより示され
るようにリセスプロセスを用いずに動作層と異なる導電
層をシニットキゲートの代りに介在させることによシゲ
ート噸極部の障壁高さをソースゲート間の表面電位よシ
高くすることが可能となり、ゲートソース間の抵抗を増
大することなしにしきい値をあげることが可能となる。
御性が要求されリセスプロセスによシしきい値の制御や
ゲート耐圧に問題が生じる０さらに集積化にともない素
子間のばらつきも大きくなり、したがって歩留りも悪く
なる０その対策として１９８≠年春季の第３１回応用応
理学会予稿集５３９ページに掲載の大畑らにより示され
るようにリセスプロセスを用いずに動作層と異なる導電
層をシニットキゲートの代りに介在させることによシゲ
ート噸極部の障壁高さをソースゲート間の表面電位よシ
高くすることが可能となり、ゲートソース間の抵抗を増
大することなしにしきい値をあげることが可能となる。
このような構造の作製は分子線エピタキシャル（ＭＢＢ
）法を用いて、高濃度の動作層、さらにその半導体層
と異なる４電型の半導体層を連続成長させる手法がとら
れている０特に７′Ｌｍ動作層を有するガリウム＆素の
電界効果トランジスタ作製の場合ｐｍ層を動作層形成後
連続的に形成する。
）法を用いて、高濃度の動作層、さらにその半導体層
と異なる４電型の半導体層を連続成長させる手法がとら
れている０特に７′Ｌｍ動作層を有するガリウム＆素の
電界効果トランジスタ作製の場合ｐｍ層を動作層形成後
連続的に形成する。
（発明が解決しようとする問題点）
しかしながら他の手法たとえば気相成長法等によシ動作
層を作製しその後にＭＢＢ法によりｐｆｉ層を成長する
場合結晶界面を空気中に露出するためｎ層とｐ／−の界
面に高抵抗層が形成されるという問題点がある０又基板
裏面をインジウム等で基板ホルダーに固定するという煩
雑な工程も加わる〇本発明の目的は動作層と異なる４を
型の半導体層をエピタキシャル成長することなく簡便な
方法で動作層中に異なる導電盤の領域又は動作層のキャ
リア濃度よシ小さい領域を形成しゲート電極部の障壁高
さをソースゲート間の餞面′４位より高くすることｆｊ
：１．ＩＪ能にする半導体装置の線通方法を提供するこ
とにある。
層を作製しその後にＭＢＢ法によりｐｆｉ層を成長する
場合結晶界面を空気中に露出するためｎ層とｐ／−の界
面に高抵抗層が形成されるという問題点がある０又基板
裏面をインジウム等で基板ホルダーに固定するという煩
雑な工程も加わる〇本発明の目的は動作層と異なる４を
型の半導体層をエピタキシャル成長することなく簡便な
方法で動作層中に異なる導電盤の領域又は動作層のキャ
リア濃度よシ小さい領域を形成しゲート電極部の障壁高
さをソースゲート間の餞面′４位より高くすることｆｊ
：１．ＩＪ能にする半導体装置の線通方法を提供するこ
とにある。
（問題点を解決するだめの手段）
本発明ｒｉ第１の牛４体１−工にゲート電極部の障壁を
形成する工程において第１の半導体層と異なる導電型と
なるような不純物元ｌＡ膜を第１の半導体層上に形成す
る工程及び上記不純物拡散のための熱処理を施す工程を
言むことを特叡とする半導体装置の製造方法である。
形成する工程において第１の半導体層と異なる導電型と
なるような不純物元ｌＡ膜を第１の半導体層上に形成す
る工程及び上記不純物拡散のための熱処理を施す工程を
言むことを特叡とする半導体装置の製造方法である。
（作用）
第１の半導体層上に第ｌの半導体層と異なる導ｘｍとな
るための不純物を急増等の方法により４換を形成し、不
純物拡散のための熱処理をほどこすことにより第１の千
尋体表面近傍に不純物が拡散しその領域で電気的補償が
おこる。したがってこの領域では動作層とは異なる尋ｖ
Ｌ屋の領域又は動作層のキャリア一度よｐ小さい領域が
形成される。その結果１機能としては高は展層にその半
導体層と異なる４ｍ型の不純物を含む半導体層をエピタ
キシャル成長した＃４遺と等価となりゲート電極部の障
壁を高めることか可能となる〇（実施例） 以下図示に従い蒸着法による実施例を用いて説明する。
るための不純物を急増等の方法により４換を形成し、不
純物拡散のための熱処理をほどこすことにより第１の千
尋体表面近傍に不純物が拡散しその領域で電気的補償が
おこる。したがってこの領域では動作層とは異なる尋ｖ
Ｌ屋の領域又は動作層のキャリア一度よｐ小さい領域が
形成される。その結果１機能としては高は展層にその半
導体層と異なる４ｍ型の不純物を含む半導体層をエピタ
キシャル成長した＃４遺と等価となりゲート電極部の障
壁を高めることか可能となる〇（実施例） 以下図示に従い蒸着法による実施例を用いて説明する。
第１図及び第２図は電子親和力の異なるペテロ接合界面
の高速電子チャネ／’８用いるＰＥＴ（ＤＨ造を例にと
りエピタキシャル成長法を用いずにｎ型ガリウム傘凛半
導体層上にｐ型半導体層を形成した例素子の断面構造図
Ｊｆｒ−使って示すものである。
の高速電子チャネ／’８用いるＰＥＴ（ＤＨ造を例にと
りエピタキシャル成長法を用いずにｎ型ガリウム傘凛半
導体層上にｐ型半導体層を形成した例素子の断面構造図
Ｊｆｒ−使って示すものである。
第１図（ａ）は？Ｌ型ガリクム硅素層上にｐ型不純物で
ある亜鉛を蒸看し＃膜を形成したところを示す断面図で
ある。半絶縁性ガリウム秘基板ｌ上に気相成長法によジ
ノンドープカリウム、狙索層２を７０００オングストロ
ーム、アルミ組成比０．３のノンドープガリウムアルミ
ニウム島素層３を５０オングストローム、Ａ型ガリウム
アルミニウム凰索／＊４を３００オングストローム、ｒ
ｌｍ、ガリウム靴素層５を３００オングストロームを形
成し、さらにｐ型の不純物である亜鉛ｍ６ｆ蒸着する。
ある亜鉛を蒸看し＃膜を形成したところを示す断面図で
ある。半絶縁性ガリウム秘基板ｌ上に気相成長法によジ
ノンドープカリウム、狙索層２を７０００オングストロ
ーム、アルミ組成比０．３のノンドープガリウムアルミ
ニウム島素層３を５０オングストローム、Ａ型ガリウム
アルミニウム凰索／＊４を３００オングストローム、ｒ
ｌｍ、ガリウム靴素層５を３００オングストロームを形
成し、さらにｐ型の不純物である亜鉛ｍ６ｆ蒸着する。
このとさのｎｍ不純物’１）ａＬＩｔユ２ Ｘ ｌ ０
１８ｃｍ−３テロ ル）第１図（ｂ）はｔａ）にボした
構造の半導体装置を２５０〜ａ５０℃の熱処理をほどこ
した後の状態を示す断面図であるｏ ５１４１図（ｂ）
より明らかなように熱処理後表面にｉＡ漕した亜鉛は半
導体層５中に拡散し該半導体表面近傍１００オングスト
ロームにｐ型導電ｌ−６′を形成する。第１図（Ｃ）は
さらにゲート電極７ソースおよびドレイン電極８，９を
形成した状態を示す断面図である０ゲート電極直下以外
のｐｉｉ半導体層はエツチングにより除去される。した
がってゲート電極のみｐｔＪ１手導体層６′が形成され
る。
１８ｃｍ−３テロ ル）第１図（ｂ）はｔａ）にボした
構造の半導体装置を２５０〜ａ５０℃の熱処理をほどこ
した後の状態を示す断面図であるｏ ５１４１図（ｂ）
より明らかなように熱処理後表面にｉＡ漕した亜鉛は半
導体層５中に拡散し該半導体表面近傍１００オングスト
ロームにｐ型導電ｌ−６′を形成する。第１図（Ｃ）は
さらにゲート電極７ソースおよびドレイン電極８，９を
形成した状態を示す断面図である０ゲート電極直下以外
のｐｉｉ半導体層はエツチングにより除去される。した
がってゲート電極のみｐｔＪ１手導体層６′が形成され
る。
したがってゲート電極部の障壁高さをソースゲート間の
表面電位より高くすることかａＪ能となる。
表面電位より高くすることかａＪ能となる。
図２は熱処理後でのキャリア濃度と表面からの深さの関
係を示す０亜鉛の拡散によ少衣面１００オングストロー
ムでｐ型半導体層が形成される〇このようなｐ型半導体
ノーを用いた場合でのしきい値電圧は０ボルト前後であ
るか亜鉛拡散を用いない場合のしきい値電圧に−０，７
ボルト前後とな９しきい値の電圧の増大がみられ、した
がってソースゲート間での光分な低抵抗化がはかられて
いることがわかる。
係を示す０亜鉛の拡散によ少衣面１００オングストロー
ムでｐ型半導体層が形成される〇このようなｐ型半導体
ノーを用いた場合でのしきい値電圧は０ボルト前後であ
るか亜鉛拡散を用いない場合のしきい値電圧に−０，７
ボルト前後とな９しきい値の電圧の増大がみられ、した
がってソースゲート間での光分な低抵抗化がはかられて
いることがわかる。
さらにｐ型半導体層をＭＢＥｍにより形成したＦＥＴと
同等な相互コンダクタンスが得られ、極めて良好なＰＥ
Ｔ％性であることが判明した。
同等な相互コンダクタンスが得られ、極めて良好なＰＥ
Ｔ％性であることが判明した。
（発明の効果）
以上の説明から明らかなように本発明によるときにはき
わめてｍ便な方法でゲート電極部の障壁隔さをソースゲ
ート間の表面′亀位工り關くすることができ、ノーマリ
オフ型のＦＩＴにおいても。
わめてｍ便な方法でゲート電極部の障壁隔さをソースゲ
ート間の表面′亀位工り關くすることができ、ノーマリ
オフ型のＦＩＴにおいても。
ソース抵抗の増大をおさえることが可能となるという利
点があり、従来法に比較して半導体素子の性能の向上す
る効果は者しい０
点があり、従来法に比較して半導体素子の性能の向上す
る効果は者しい０
第１図（ａ）〜（Ｃ）は本発明の半導体装＠Ｑ製造方法
の工程の例を示す素子断面図である０第２図は本発明の
工程において、キャリア濃度と表面からの深さの関係を
示す図である。 １３１．中絶縁性ガリウム、硼素基板、２・・・ノンド
ープガリウ−ＪｊｔＪ 層、 ３・・・ノ／ドープガリ
ウムアルミニウ礼砒素層、４・・・ｎ型ガリウムアルミ
ニクム府圀１５・・・ｎ魁ガリウム及席局、６・・・ｐ
型ガリウム后り素１ｅＪ、７・・・ゲート、８・・・ソ
ース、９・・・ドレイ芽 １ 図 （α） （ｂ） （Ｃ）
の工程の例を示す素子断面図である０第２図は本発明の
工程において、キャリア濃度と表面からの深さの関係を
示す図である。 １３１．中絶縁性ガリウム、硼素基板、２・・・ノンド
ープガリウ−ＪｊｔＪ 層、 ３・・・ノ／ドープガリ
ウムアルミニウ礼砒素層、４・・・ｎ型ガリウムアルミ
ニクム府圀１５・・・ｎ魁ガリウム及席局、６・・・ｐ
型ガリウム后り素１ｅＪ、７・・・ゲート、８・・・ソ
ース、９・・・ドレイ芽 １ 図 （α） （ｂ） （Ｃ）
Claims (1)
- 第１の半導体層上にゲート電極部の障壁を形成する工程
において第１の半導体層と異なる導電型となるような不
純物を第１の半導体層とゲート電極の間に形成する工程
及び上記、不純物拡散のための熱処理を設す工程を含む
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22625685A JPS6286765A (ja) | 1985-10-11 | 1985-10-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22625685A JPS6286765A (ja) | 1985-10-11 | 1985-10-11 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6286765A true JPS6286765A (ja) | 1987-04-21 |
Family
ID=16842344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22625685A Pending JPS6286765A (ja) | 1985-10-11 | 1985-10-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6286765A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1073953C (zh) * | 1996-06-20 | 2001-10-31 | 泰卓拉瓦控股和金融公司 | 盖 |
-
1985
- 1985-10-11 JP JP22625685A patent/JPS6286765A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1073953C (zh) * | 1996-06-20 | 2001-10-31 | 泰卓拉瓦控股和金融公司 | 盖 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06204484A (ja) | 高速低ゲ−ト／ドレイン容量ｄｍｏｓデバイス | |
| JPS6348867A (ja) | 垂直構造電界効果トランジスタとその製造方法 | |
| JPS5915388B2 (ja) | 半導体装置 | |
| JPS6286765A (ja) | 半導体装置の製造方法 | |
| US5219772A (en) | Method for making field effect devices with ultra-short gates | |
| US4824804A (en) | Method of making vertical enhancement-mode group III-V compound MISFETS | |
| JPH0523497B2 (ja) | ||
| KR910006698B1 (ko) | 반도체 장치 | |
| JPH0330309B2 (ja) | ||
| JPS58145162A (ja) | 半導体装置の製造方法 | |
| JPS5910278A (ja) | 半導体装置 | |
| JPH04294585A (ja) | 縦型ｍｏｓ半導体装置の製造方法 | |
| JPS63219176A (ja) | 電界効果トランジスタの製造方法 | |
| JPH01125985A (ja) | 半導体装置 | |
| JPS6286766A (ja) | 半導体装置の製造方法 | |
| JPH043433A (ja) | 化合物半導体接合型ｆｅｔ | |
| JP2610423B2 (ja) | 絶縁ゲート電界効果トランジスタおよび絶縁ゲート電界効果トランジスタの製造方法 | |
| JPH0346338A (ja) | 半導体装置およびその製造方法 | |
| JPH06310536A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS60198863A (ja) | Ｍｉｓトランジスタ及びその製造方法 | |
| JPS63245960A (ja) | 電界効果半導体装置 | |
| JPS63196079A (ja) | ヘテロ接合ｆｅｔ | |
| JPH046107B2 (ja) | ||
| JPS61222176A (ja) | シヨツトキゲ−ト電界効果トランジスタ及びその製造方法 | |
| JPS59197176A (ja) | 接合ゲ−ト電界効果トランジスタの製造方法 |