JPS63124432A - フイルムキヤリアの配線形成方法 - Google Patents

フイルムキヤリアの配線形成方法

Info

Publication number
JPS63124432A
JPS63124432A JP61270055A JP27005586A JPS63124432A JP S63124432 A JPS63124432 A JP S63124432A JP 61270055 A JP61270055 A JP 61270055A JP 27005586 A JP27005586 A JP 27005586A JP S63124432 A JPS63124432 A JP S63124432A
Authority
JP
Japan
Prior art keywords
bump
bumps
film carrier
chip
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61270055A
Other languages
English (en)
Inventor
Minoru Hirai
平井 稔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP61270055A priority Critical patent/JPS63124432A/ja
Publication of JPS63124432A publication Critical patent/JPS63124432A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/701Tape-automated bond [TAB] connectors

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 !上皇机且分1 本発明は、フィルムキャリアの配線の形成方法に関する
従来攻伎血 近年の電子機器の薄型化の要請に応じて、種々の方法が
実施提案されている。そのうちの一つとしてTAB方式
を用いた集積回路素子(以下ICチップという)の取付
方法がある。
このTAB方式は、フィルムキャリアにICチップを取
付ける場合に特に薄型化に有効なものである。TAB方
式の一つの工程例としては、バンプ形成基板の表面を導
電膜で被膜し、この導電膜をパターニング技術を通用し
てバンプ用開口を形成し、バンプ用開口にメッキ技術等
を適用してAU等からなるバンプを成長させる。そのあ
とバンプを加圧・加熱して、ポリイミドフィルム上に形
成されたCu箔製のリードに転写し、その後ICチップ
をり−Yに取り付けるようにしている。
■が  しよ゛とするロ 占 ところで、バンプ形成基板の表面ば通常鏡面研磨によっ
て表面荒さ150Å以下の鏡面に仕上げられているので
、その表面に形成されるバンプの裏面も滑らかな状態で
形成されている。
一方、バンプが接合されるICチップのパッドは通常ア
ルミニュウムからできていることが多く、従ってアルミ
ニュウムの表面には薄い(数10nm)酸化膜が生成し
ている。
したがって、上記バンプを介してICチップをフィルム
キャリアのリード線に接合した場合、バンプの裏面が滑
らかである関係上、アルミニュウムの酸化膜が効果的に
除去できない傾向がある。
特に、Aj!パッド中央部付近の酸化膜が除去しにくく
、そのためAllとアルミニュウムとが合金にならない
傾向があり、その結果、Affパッドとバンプとの間の
接合の強度にばらつきが生じ、ひいては製品の性能が単
一にならない上、断線のおそれがあるという問題点があ
る。
本発明は上記事情に鑑みて創案されたもので、AJバン
ドの表面の自然酸化膜を有効に除去することにより、前
述の接合強度の向上ひいては製品の性能の向上を図るこ
とのできるフィルムキャリアの配線形成方法を提供する
ことを目的としている。
口・占  ′ るた の 本発明は、表面に微細な凹凸を有するバンプ形成基板に
パターニング手段によりバンプを形成した後、前記バン
プを介してフィルムキャリアのリード線にICチップを
取付けるようにした。
1且 バンプ形成基板は微細な凹凸が形成されであるので、こ
れを元にして形成したバンプの裏面側も同じ形状、即ち
、凹凸状になっている。
ICチップのAnパッドにバンプを接合する場合に、バ
ンプ裏面に形成された前記微細な凹凸は、− バッド表
面に生成している薄い酸化膜を押しのける役目を果たす
実JIL例− 以下、図面を参照して本発明に係る一実施例を説明する
第1図は本発明に係るバンプ形成基板10にバンプ20
が形成されている状態の模式的断面図、第2図は第1図
の模式的なA−A線拡大断面図をそれぞれ示す。
バンプ形成基板10は、その表面11に0.5〜1.0
μm程度の微細な凹凸が形成されたガラス基板である。
このバンプ形成基板10の表面11には、約0゜1μm
のチタン白金の導電膜12が蒸着等で形成され、その導
電膜12上にメッキマスクとしてのホトレジスト13等
で所定のパターン131が形成されていて、さらにパタ
ーン131にバンプ20がメッキ等の技術でもって形成
されている。
従って、このようなバンプ形成基板10を用いて形成さ
れたバンプ20の裏面21(第2図参照)もバンプ形成
基板lOの表面11の凹凸に応じて微細な凹凸が形成さ
れている。
第3図はポリイミドフィルム30のCu箔製のリード3
1にバンプ20を取り付け、そのリード31をICチッ
プ40に配線する場合の模式的工程図を示している。
パターン131に形成されたバンプ20と、ポリイミド
フィルム30のリード31とを対応させて、約300℃
でバンプ20とリード31とを圧着する(第3図(al
及び第3図(bl参照)。
この圧着によりバンプ形成基板10のバンプ20は、リ
ード31側に転写される(第3図(C1参照)。
ICチップ40のAIV、パッド41に、バンプ20が
転写されたり一ド31を圧着する(第3図fdl参照)
その際、バンプ20の裏面21には微細な凹凸が形成さ
れているため、Aj2パッド41表面に形成されている
厚さ数10nmの酸化膜は、裏面21の凹凸によって外
側にフローして除去される。即ち、A7!パッド41表
面の自然酸化膜がバンプ20の裏面21の凹凸によって
押しのけられるのである。
−発1■B1果 本発明に係るフィルムキャリアの配線形成方法によると
、バンプの裏面には微細な凹凸が形成されているため、
ICチップのAAバンドにバンプの付いたリードを圧着
接合する際に、バンプの裏面の凹凸によってAj2パッ
ド表面の酸化膜が除去され、実接合面積の増加によりI
Cチップとリードとの接合強度が増し、製品のばらつき
がなくなり、断線のおそれがない。また、バンプの底面
の凹凸の段差は約0.5〜1.0μm程度であるため、
導電膜やホトレジストのカバレイジが悪化することなく
、バンプの形状にも影響がでない。
【図面の簡単な説明】
第1図は本発明に係るバンプ形成基板の模式的断面図、
第2図は第1図の模式的なl−A線拡大断面図、第3図
はポリイミドフィルムのリードにバンプを取り付け、そ
のリードにICチップを配線する場合の模式的工程図で
ある。 10・・・バンプ形成基板、11・・・ハンプ形成基板
の表面、12・・・導電膜、131  ・・・パターン
、20・・ ・バンプ、31・ ・ ・リード、40・
 ・ ・ICチップ。 特許出願人      ローム株式会社代理人 弁理士
 大 西 孝 治 第1図 第2図 第3図(a)

Claims (1)

    【特許請求の範囲】
  1. (1)表面に微細な凹凸を有するバンプ形成基板にパタ
    ーニング手段によりバンプを形成した後、前記バンプを
    介してフィルムキャリアのリード線にICチップを取付
    けるようにしたことを特徴とするフィルムキャリアの配
    線形成方法。
JP61270055A 1986-11-13 1986-11-13 フイルムキヤリアの配線形成方法 Pending JPS63124432A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61270055A JPS63124432A (ja) 1986-11-13 1986-11-13 フイルムキヤリアの配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61270055A JPS63124432A (ja) 1986-11-13 1986-11-13 フイルムキヤリアの配線形成方法

Publications (1)

Publication Number Publication Date
JPS63124432A true JPS63124432A (ja) 1988-05-27

Family

ID=17480890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61270055A Pending JPS63124432A (ja) 1986-11-13 1986-11-13 フイルムキヤリアの配線形成方法

Country Status (1)

Country Link
JP (1) JPS63124432A (ja)

Similar Documents

Publication Publication Date Title
JPH05315338A (ja) 半導体チップ
JP3029398B2 (ja) 半導体のチップと基板間の電気的連結構造
JPS632332A (ja) ダイボンデイングプロセス
TW518700B (en) Chip structure with bumps and the manufacturing method thereof
JPH04154136A (ja) ベアチップの実装方法
JPS63124432A (ja) フイルムキヤリアの配線形成方法
JPH03218644A (ja) 回路基板の接続構造
JP2003007762A (ja) 半導体装置のフリップチップ実装方法
JPH02174136A (ja) 回路基板構造
JPS6378555A (ja) 半導体装置
JPH02126647A (ja) ボンディング装置
JPH0478175B2 (ja)
JPH02174233A (ja) Icチップの金属突起形成方法
JPH03283542A (ja) 半導体チップの接続方法
JPH03200343A (ja) 半田バンプの形成方法
JPS607139A (ja) ボンデイング方法
JP3165121B2 (ja) 半導体装置
JPH0547847A (ja) 半導体装置
JPH0366130A (ja) バンプ形成方法
JPS6355963A (ja) 金バンプ形成法
JPH02133937A (ja) Icのベアチップ実装方法
JPH0469427B2 (ja)
JPH0322436A (ja) 半導体装置およびその製造方法
JPH09139404A (ja) 半導体装置およびその製造方法
JPH0547848A (ja) 半導体装置