JPS6313192B2 - - Google Patents
Info
- Publication number
- JPS6313192B2 JPS6313192B2 JP53026144A JP2614478A JPS6313192B2 JP S6313192 B2 JPS6313192 B2 JP S6313192B2 JP 53026144 A JP53026144 A JP 53026144A JP 2614478 A JP2614478 A JP 2614478A JP S6313192 B2 JPS6313192 B2 JP S6313192B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- signal
- arithmetic processing
- interrupt signal
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Calculators And Similar Devices (AREA)
Description
【発明の詳細な説明】
この発明は液晶を表示媒体とする表示装置の制
御装置に関する。
御装置に関する。
従来の電子式卓上計算機等の小形計算機におい
て液晶を表示媒体とする表示装置は第１図に示す
ように表示周期の半周期において各表示桁と対応
して液晶に正の表示信号を与えて表示し、表示周
期の残りの半周期で負の表示信号を液晶に与えて
表示し、１表示周期に亘つては液晶に加えられる
電気量が零となるようにしている。
て液晶を表示媒体とする表示装置は第１図に示す
ように表示周期の半周期において各表示桁と対応
して液晶に正の表示信号を与えて表示し、表示周
期の残りの半周期で負の表示信号を液晶に与えて
表示し、１表示周期に亘つては液晶に加えられる
電気量が零となるようにしている。
しかしながら、表示実行中にキー信号が加えら
れると直ちに表示を消去してその加えられたキー
信号に対応した演算処理に移行してこれを表示す
るため、例えば第１図に示すように正の電気量に
よる表示実行の途中にキー信号が加えられると、
正の電気量による表示を一部のみ実行した状態で
表示消去に移るため、液晶に加えられる電気量が
表示周期に亘つて零とならず、液晶の寿命の低下
をきたすと云う欠点があつた。一般にはキー信号
のような表示割込み信号は表示周期の区切の所で
発生することは減多になく、表示周期の途中で発
生するのが普通であるため、表示割込み信号が頻
繁に発生する場合は特に問題となる。
れると直ちに表示を消去してその加えられたキー
信号に対応した演算処理に移行してこれを表示す
るため、例えば第１図に示すように正の電気量に
よる表示実行の途中にキー信号が加えられると、
正の電気量による表示を一部のみ実行した状態で
表示消去に移るため、液晶に加えられる電気量が
表示周期に亘つて零とならず、液晶の寿命の低下
をきたすと云う欠点があつた。一般にはキー信号
のような表示割込み信号は表示周期の区切の所で
発生することは減多になく、表示周期の途中で発
生するのが普通であるため、表示割込み信号が頻
繁に発生する場合は特に問題となる。
この発明の目的は表示割込み信号が表示周期の
途中で発生しても液晶に加えられる電気量を常に
零とする液晶表示制御装置を提供することにあ
る。
途中で発生しても液晶に加えられる電気量を常に
零とする液晶表示制御装置を提供することにあ
る。
この発明によれば表示割込み信号が発生すると
これは一時記憶され、その後の表示周期の区切に
上記記憶された割込み信号を読出してその割込み
に対応した表示が行われる。従つてその割込み信
号が数値キーを制御したことにもとずけばその数
値が、また演算指令にもとずくものであれば演算
結果が表示される。これ等の際に表示のために所
要の演算処理を必要とする場合は、その演算処理
の開始も、上記表示周期の区切まで遅らされるこ
とになる。
これは一時記憶され、その後の表示周期の区切に
上記記憶された割込み信号を読出してその割込み
に対応した表示が行われる。従つてその割込み信
号が数値キーを制御したことにもとずけばその数
値が、また演算指令にもとずくものであれば演算
結果が表示される。これ等の際に表示のために所
要の演算処理を必要とする場合は、その演算処理
の開始も、上記表示周期の区切まで遅らされるこ
とになる。
次に第２図以下の図面を参照してこの発明によ
る液晶表示制御装置の実施例を詳細に説明する。
４個の遅延型フリツプフロツプ（以下Ｄ−Ｆ／Ｆ
とする）２，３，４が直列に接続され、それぞれ
の出力は３入力ノアゲート１の入力となつてお
り、このノアゲート１の出力はＤ−Ｆ／Ｆ２の入
力となつている。またこれ等Ｄ−Ｆ／Ｆ２〜４の
クロツク端子にはクロツク信号発生装置７から１
ｍｓ毎のクロツク信号が与えられている。従つて
ノアゲート１、Ｄ−Ｆ／Ｆ２，３，４はクロツク
信号を１ｍｓ毎の信号とするリングカウンタを構
成している。第３図に第２図の各部の動作波形を
第２図の各部と対応する部分に同一符号を付けて
示すようにＤ−Ｆ／Ｆ２，３，４が全て論理値０
（以下「０」とする）の時、ノアゲート１の出力
は論理値１（以下「１」とする）となり、以後１
ｍｓ毎のクロツク信号によりこの「１」がＤ−
Ｆ／Ｆ２，３，４に転送されてゆく。
る液晶表示制御装置の実施例を詳細に説明する。
４個の遅延型フリツプフロツプ（以下Ｄ−Ｆ／Ｆ
とする）２，３，４が直列に接続され、それぞれ
の出力は３入力ノアゲート１の入力となつてお
り、このノアゲート１の出力はＤ−Ｆ／Ｆ２の入
力となつている。またこれ等Ｄ−Ｆ／Ｆ２〜４の
クロツク端子にはクロツク信号発生装置７から１
ｍｓ毎のクロツク信号が与えられている。従つて
ノアゲート１、Ｄ−Ｆ／Ｆ２，３，４はクロツク
信号を１ｍｓ毎の信号とするリングカウンタを構
成している。第３図に第２図の各部の動作波形を
第２図の各部と対応する部分に同一符号を付けて
示すようにＤ−Ｆ／Ｆ２，３，４が全て論理値０
（以下「０」とする）の時、ノアゲート１の出力
は論理値１（以下「１」とする）となり、以後１
ｍｓ毎のクロツク信号によりこの「１」がＤ−
Ｆ／Ｆ２，３，４に転送されてゆく。
Ｄ−Ｆ／Ｆ４，６の出力をその入力とする排他
的論理オアゲート５の出力がＤ−Ｆ／Ｆ６の入力
とされているため、Ｄ−Ｆ／Ｆ６の出力波形はＤ
−Ｆ／Ｆ４が「１」の場合において、クロツク信
号が発生する毎に「１」、「０」を繰返す。表示実
行においてはＤ−Ｆ／Ｆ６の出力が「１」の時、
正の電気量により表示を実行し、「０」の時、負
の電気量で表示する。従つて負の電気量で表示を
開始した場合、正の電気量での表示を最後に実行
を終了すればＤ−Ｆ／Ｆ６が「０」から「１」で
ある周期内では液晶に加えられた電気量は零とな
る。
的論理オアゲート５の出力がＤ−Ｆ／Ｆ６の入力
とされているため、Ｄ−Ｆ／Ｆ６の出力波形はＤ
−Ｆ／Ｆ４が「１」の場合において、クロツク信
号が発生する毎に「１」、「０」を繰返す。表示実
行においてはＤ−Ｆ／Ｆ６の出力が「１」の時、
正の電気量により表示を実行し、「０」の時、負
の電気量で表示する。従つて負の電気量で表示を
開始した場合、正の電気量での表示を最後に実行
を終了すればＤ−Ｆ／Ｆ６が「０」から「１」で
ある周期内では液晶に加えられた電気量は零とな
る。
液晶駆動回路８にはノアゲート１、Ｄ−Ｆ／Ｆ
２，３，４，６の各出力と、演算処理装置９の端
子９ａから得られる表示情報とが与えられる。こ
れらの信号から第１図に示した表示信号が発生さ
れ、液晶表示器１０へ供給される。演算処理装装
置９は演算順序信号発生回路、演算情報レジス
タ、表示情報レジスタ等で構成され、端子１５か
らのキー信号を端子９ｃに受け取り、演算処理を
実行する装置である。その演算処理を実行する際
には液晶駆動回路８への表示情報を、表示を消去
する情報に変える。
２，３，４，６の各出力と、演算処理装置９の端
子９ａから得られる表示情報とが与えられる。こ
れらの信号から第１図に示した表示信号が発生さ
れ、液晶表示器１０へ供給される。演算処理装装
置９は演算順序信号発生回路、演算情報レジス
タ、表示情報レジスタ等で構成され、端子１５か
らのキー信号を端子９ｃに受け取り、演算処理を
実行する装置である。その演算処理を実行する際
には液晶駆動回路８への表示情報を、表示を消去
する情報に変える。
表示器１０で表示が行われている間にキー信号
が端子１５から（第４図も参照）演算処理装置９
に入力されると、演算処理装置９はキー信号が新
しく押し下げられたキーに対応したキー信号か否
かを判断し、新たなキーであることが検出される
と、キー検出信号、即ち割込み信号を端子９ｄよ
り発生する。この信号は一方の入力をキー信号と
する２入力アンドゲート１１の入力となつてお
り、このアンドゲート１１の出力はセツト優先フ
ラツプフロツプ１２（以下Ｒ−SF／Ｆとする）
のセツト側入力となつている。従つてＲ−SF／
Ｆ１２のＱ出力が「１」となつている状態は押し
下げられたキーは受け付けるべきキーであること
を示している。このようにしてＲ−SF／Ｆ１２
には割込み信号が記憶される。
が端子１５から（第４図も参照）演算処理装置９
に入力されると、演算処理装置９はキー信号が新
しく押し下げられたキーに対応したキー信号か否
かを判断し、新たなキーであることが検出される
と、キー検出信号、即ち割込み信号を端子９ｄよ
り発生する。この信号は一方の入力をキー信号と
する２入力アンドゲート１１の入力となつてお
り、このアンドゲート１１の出力はセツト優先フ
ラツプフロツプ１２（以下Ｒ−SF／Ｆとする）
のセツト側入力となつている。従つてＲ−SF／
Ｆ１２のＱ出力が「１」となつている状態は押し
下げられたキーは受け付けるべきキーであること
を示している。このようにしてＲ−SF／Ｆ１２
には割込み信号が記憶される。
アンドゲート１３はＤ−Ｆ／Ｆ４，６の各出
力、クロツク発生器７からのクロツク信号、Ｒ−
SF／Ｆ１２のＱ出力を入力とするアンドゲート
である。Ｄ−Ｆ／Ｆ４，６が「１」であつてクロ
ツク発生器７からのクロツク信号が発生した状態
は表示の１周期の終了を示しており、この状態で
Ｒ−SF／Ｆ１２のＱ出力が「１」の時アンドゲ
ート１３の出力は「１」となる。このアンドゲー
ト１３の出力は端子９ｂを介して演算処理装置９
に導入され、演算処理装置９はアンドゲート１３
の出力が「１」であることを検出すると端子９ａ
から表示消去信号を駆動回路８に与えてそれまで
の表示を消去すると共に表示動作から押下げられ
たキーに対応した演算処理に移行する。また演算
処理装置９は端子９ｅからリセツト信号をフリツ
プフロツプ１２に与えて割込み信号の記憶を消去
する。
力、クロツク発生器７からのクロツク信号、Ｒ−
SF／Ｆ１２のＱ出力を入力とするアンドゲート
である。Ｄ−Ｆ／Ｆ４，６が「１」であつてクロ
ツク発生器７からのクロツク信号が発生した状態
は表示の１周期の終了を示しており、この状態で
Ｒ−SF／Ｆ１２のＱ出力が「１」の時アンドゲ
ート１３の出力は「１」となる。このアンドゲー
ト１３の出力は端子９ｂを介して演算処理装置９
に導入され、演算処理装置９はアンドゲート１３
の出力が「１」であることを検出すると端子９ａ
から表示消去信号を駆動回路８に与えてそれまで
の表示を消去すると共に表示動作から押下げられ
たキーに対応した演算処理に移行する。また演算
処理装置９は端子９ｅからリセツト信号をフリツ
プフロツプ１２に与えて割込み信号の記憶を消去
する。
以上のようにして新たに押下げられたキーに対
応したキー信号が演算処理装置９に加えられても
直ちに演算処理に移らず、表示の１周期が終了す
るまで表示動作から演算処理への移行を待合せる
ことになり、液晶に加わる電気量を零にして表示
動作から演算処理へ移行することになる。
応したキー信号が演算処理装置９に加えられても
直ちに演算処理に移らず、表示の１周期が終了す
るまで表示動作から演算処理への移行を待合せる
ことになり、液晶に加わる電気量を零にして表示
動作から演算処理へ移行することになる。
以上説明したようにこの発明の液晶表示制御装
置によれば液晶に加わる電気量を常に零とするこ
とが可能となり液晶の寿命の長期化にもたらす効
果は大である。
置によれば液晶に加わる電気量を常に零とするこ
とが可能となり液晶の寿命の長期化にもたらす効
果は大である。
第１図は従来の表示と表示消去の関係を示す波
形図、第２図はこの発明による液晶表示制御方式
の実施例を示すブロツク図、第３図は第２図にお
ける各部の動作波形を示す波形図、第４図は第２
図における表示と表示消去との関係を示す波形図
である。 ７：クロツク信号発生装置、８：液晶駆動回
路、９：演算処理装置、１２：割込み信号記憶用
フリツプフロツプ、１３：割込み信号が記憶さ
れ、かつ表示周期の区切であることを検出する回
路。
形図、第２図はこの発明による液晶表示制御方式
の実施例を示すブロツク図、第３図は第２図にお
ける各部の動作波形を示す波形図、第４図は第２
図における表示と表示消去との関係を示す波形図
である。 ７：クロツク信号発生装置、８：液晶駆動回
路、９：演算処理装置、１２：割込み信号記憶用
フリツプフロツプ、１３：割込み信号が記憶さ
れ、かつ表示周期の区切であることを検出する回
路。
Claims (1)
- １ 正の表示信号の供給期間と負の表示信号の供
給期間とが等しくなるように一表示周期を定め、
前記正の表示信号および負の表示信号を交互に液
晶駆動回路へ供給することにより表示制御を行な
う液晶表示制御装置において、情報を入力するキ
ー入力部と、入力された情報に対して演算処理を
行う演算処理部と、キー入力に応答して割込信号
を発生する割込信号発生部と、発生された割込信
号を一時記憶する記憶部と、前記一表示周期の区
切りを示す信号を発生する手段と、該発生手段か
ら前記区切りを示す信号が発生されるまで前記割
込信号を前記記憶部に保留せしめ、前記区切りを
示す信号の発生によつて保留されていた前記割込
信号を前記演算処理部へ転送する手段と、前記転
送手段から受けた割込信号にもとづいて表示の消
去を行なう手段とを有し、前記演算処理部は前記
転送手段から前記割込信号が入力されるまで入力
したキーに対応する処理の実行を保留することを
特徴とする液晶表示制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2614478A JPS54119838A (en) | 1978-03-08 | 1978-03-08 | Display and control system for liquid crystal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2614478A JPS54119838A (en) | 1978-03-08 | 1978-03-08 | Display and control system for liquid crystal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54119838A JPS54119838A (en) | 1979-09-18 |
| JPS6313192B2 true JPS6313192B2 (ja) | 1988-03-24 |
Family
ID=12185342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2614478A Granted JPS54119838A (en) | 1978-03-08 | 1978-03-08 | Display and control system for liquid crystal |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54119838A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57101892A (en) * | 1980-12-17 | 1982-06-24 | Omron Tateisi Electronics Co | Display controller |
| JPS60195590A (ja) * | 1984-03-16 | 1985-10-04 | 松下電器産業株式会社 | 点灯装置 |
| JPH0622010B2 (ja) * | 1984-09-25 | 1994-03-23 | 株式会社東芝 | 演算表示用集積回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5824819B2 (ja) * | 1975-06-24 | 1983-05-24 | カシオケイサンキ カブシキガイシヤ | ヒヨウジセイギヨホウシキ |
-
1978
- 1978-03-08 JP JP2614478A patent/JPS54119838A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54119838A (en) | 1979-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0402759B1 (en) | Portable electronic device having versatile program storage | |
| EP0103755A2 (en) | CMOS single chip microprocessor | |
| EP0401806B1 (en) | Portable electronic device having improved power source | |
| US6587956B1 (en) | Semiconductor memory apparatus with power consumption control | |
| JPS627592B2 (ja) | ||
| JP2819877B2 (ja) | 発振回路 | |
| JPS5882354A (ja) | 電子式計算機 | |
| JP3197123B2 (ja) | キャラクタ表示データ書込み装置 | |
| US4468133A (en) | Electronic timepiece | |
| JPS63226764A (ja) | 高速浮動小数点演算システム | |
| KR100551160B1 (ko) | 디지탈 이동통신 시스템내의 특정 레지스터 기능 활성화 장치 | |
| JPS5882296A (ja) | ドツトマトリクス表示方式 | |
| JPS61252585A (ja) | 画面メモリ制御装置 | |
| JPS6336529B2 (ja) | ||
| JPS5887643A (ja) | 電子計算機 | |
| JP2596101Y2 (ja) | 通信機能付電子機器 | |
| JPH0415918B2 (ja) | ||
| JPS599303Y2 (ja) | 時分割デ−タ読取回路 | |
| JPS6223343B2 (ja) | ||
| JP2000147020A (ja) | 測定装置 | |
| JPH04359359A (ja) | データ記憶装置 | |
| JPH08292822A (ja) | インテリジェントタイマ | |
| JPS6250860B2 (ja) | ||
| JPH052253U (ja) | 外部メモリを用いる電子機器 | |
| GB2068625A (en) | Alarm sound generator |