JPS63133533A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS63133533A
JPS63133533A JP61280318A JP28031886A JPS63133533A JP S63133533 A JPS63133533 A JP S63133533A JP 61280318 A JP61280318 A JP 61280318A JP 28031886 A JP28031886 A JP 28031886A JP S63133533 A JPS63133533 A JP S63133533A
Authority
JP
Japan
Prior art keywords
phosphorus
polycrystalline
polycrystalline silicon
etching
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61280318A
Other languages
English (en)
Inventor
Kazuo Tanaka
和雄 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP61280318A priority Critical patent/JPS63133533A/ja
Publication of JPS63133533A publication Critical patent/JPS63133533A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、特にパターニ
ングの方法に関するものである。
〔従来の技術〕
従来、４個のＭＭ口ｓ（ｍチャネルＭＯ８）ランジスタ
）と２個の多結晶シリコン抵抗とによシ構成される　Ｅ
３ＲＡＭ（Ｂｔａｔイ６　　Ｒａｎｄａｍ　　ムａｃｍ
ｅｓ　　Ｍｅｍｏｒｙ）などの回路において１例えば第
２図にあるように＊’Ｃｖン）を多量に含んだ多結晶シ
リコンと、Ｐを含まない多結晶シリコンを同時にパター
ニングし、エツチングする際％線巾は、同じにしてパタ
ーニングしていた。
〔発明が解決しようとする問題点〕
しかし、前述の従来技術では、多結晶シリコンのエツチ
ング時、たとえばリンを含む多結晶シリコンの方がリン
を含まない多結晶シリコンに較べてエッチレートが早い
ために、リンを含まない多結晶シリコンを、完全にエッ
チすると、リンを含む多結晶シリコンはリンを含まない
多結晶シリコンに較べて、著しく線巾が細くなり特にリ
ンを含む多結晶シリコンと、リンを含まない多結晶シリ
コンとの境界部で、くびれが発生し信頼性上問題でもあ
った。
本発明は、このような問題点を解決するもので、その目
的とするところは、不純物が含まれている多結晶シリコ
ンと不純物が含まれていない多結晶シリコンでの媚巾を
同じにすることによって配線の信頼性と安定性を確保す
るものである。
ｃ問題点を解決するための手段〕 本発明の半導体装置の製造方法は、シＳ工の多結晶シリ
コンのパターニングにおいて、不純物が含まれている多
結晶シリコンと不純物が含まれていない多結晶シリコン
ではレジストパターンの太さが異なることを特徴とする
ものである。
〔実施列〕
以下、実施列に基づき本発明の詳細な説明する。
たとえば第１図のようにリンを含んだ線巾１．５趣の多
結晶シリコンがリンを含む領域をはさむ場合について述
べる。
エツチングはドライエツチャーで行なう、この時トライ
エッチノ条件ｆ　８Ｆ’６／ＣＣ１７１ｍ　７５　ＣＣ
／１２５ＣＣ。
１５０　Ｗ　、　０．３Ｔｏｒｒにすると、リンドープ
多結Ａ　シリコンでは、エッチレートは５０００　Ａ／
分、リンを含まない多結晶シリコンでは４０００ム／分
である。多結晶シリコンの膜厚が４０００ムであるから
リンを含まない多結晶シリコンを完全にエツチングする
間にリンを含む多結晶シリコンはサイドエッチのためリ
ンを含まない多結晶シリコンに較べ両端で０．２μｍ細
くなってしまうためリンを含む多結晶シリコンのマスク
寸法を、す／を含ま・なり外結晶シリコンのマスク寸法
よシも０．２μｍマスク寸法を太くすることにより、エ
ツチング後。
リンを含む多結晶シリコンの線巾とリンを含まない多結
晶シリコンの線巾を同一にすることが出来る。
本実施列はあくまで一実施例である。
〔発明の効果〕
上記のよりに本発明の製造方法に従えば、従来不純物を
含む多結晶シリコンと不純物を含まない多結晶シリコン
の接続部で発生していたくびれや不純物を含む多結晶シ
リコンの線巾の絽）、それに併り抵抗の増大を抑えるこ
とが出来、信頼性が向上すると共に、プロセスの安定化
にも寄与した、
【図面の簡単な説明】
第１図は本発明の半導体装置の製造方法の一列を示す図
である。 第２図は従来の製造方法の一同を示す図である。 １００．２００・・・ウェハー表面 １０１．２０１・嗜・レジストパターン１０２．２０２
−−・シリコン基板 １０３．２０３・・・酸化膜 １０４．２０４・・−不純物を含まない多結晶シリコン １０５．２０５・・・不純物を含む多結晶シリコン １０　、２０−・−ウェハーとのレジストのパターンを
示す部分 １１　、２１・曇・半導体装置の断面を示す部分以゛　
　　上

Claims (1)

    【特許請求の範囲】
  1. 　多結晶シリコンのパターニングを有する半導体装置の
    製造方法において、不純物が含まれている多結晶シリコ
    ンと不純物が含まれていない多結晶シリコンではその上
    に形成されるレジストパターンの太さが異なることを特
    徴とする半導体装置の製造方法。
JP61280318A 1986-11-25 1986-11-25 半導体装置の製造方法 Pending JPS63133533A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61280318A JPS63133533A (ja) 1986-11-25 1986-11-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61280318A JPS63133533A (ja) 1986-11-25 1986-11-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS63133533A true JPS63133533A (ja) 1988-06-06

Family

ID=17623323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61280318A Pending JPS63133533A (ja) 1986-11-25 1986-11-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS63133533A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001018868A1 (en) * 1999-09-06 2001-03-15 Nippon Sheet Glass Co., Ltd. Method for designing mask pattern of self scanning light emitting device
JP2001077421A (ja) * 1999-09-06 2001-03-23 Nippon Sheet Glass Co Ltd 自己走査型発光装置のマスク設計方法
JP2001085740A (ja) * 1999-09-09 2001-03-30 Nippon Sheet Glass Co Ltd 面発光素子のマスク寸法の設計方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001018868A1 (en) * 1999-09-06 2001-03-15 Nippon Sheet Glass Co., Ltd. Method for designing mask pattern of self scanning light emitting device
JP2001077421A (ja) * 1999-09-06 2001-03-23 Nippon Sheet Glass Co Ltd 自己走査型発光装置のマスク設計方法
US6496973B1 (en) 1999-09-06 2002-12-17 Nippon Sheet Glass Co., Ltd. Method for designing mask pattern of a self scanning light emitting device
JP2001085740A (ja) * 1999-09-09 2001-03-30 Nippon Sheet Glass Co Ltd 面発光素子のマスク寸法の設計方法

Similar Documents

Publication Publication Date Title
JP3080400B2 (ja) 半導体装置
JPS62102531A (ja) エツチング方法
JPS62125633A (ja) 半導体装置の製造方法
JPH0336302B2 (ja)
JPH01192159A (ja) 半導体装置
KR100265989B1 (ko) 반도체 장치의 폴리실리콘 패턴 형성방법
JPS63258020A (ja) 素子分離パタ−ンの形成方法
KR940002298B1 (ko) 2단계 mlr을 이용한 포토 마스크 제조방법
JPH0548928B2 (ja)
JPS5828735B2 (ja) ハンドウタイソウチノセイゾウホウホウ
JPH05283378A (ja) 半導体装置の製造方法
KR0153616B1 (ko) 포토레지스터 에치 백 스텝의 안정화 방법
KR910009613B1 (ko) 저항과 콘덴서를 동시에 집적시키는 방법 및 반도체 소자의 구조
KR0138963B1 (ko) 금속배선 형성방법
TW494486B (en) Method of etching for controlling polysilicon pattern profile and line width
KR0147485B1 (ko) 롬의 게이트전극 제조방법
JPS61107747A (ja) 半導体装置の製造方法
KR0166799B1 (ko) 반도체 장치의 저항소자 형성방법
JPH06151352A (ja) 半導体装置の製造方法
KR19990010202A (ko) 반도체장치의 미세패턴 형성방법
JPS6216020B2 (ja)
JPH06244129A (ja) 半導体素子の微細コンタクトホール形成方法
JPS6194327A (ja) 半導体素子の製造方法
JPS5918640A (ja) 半導体装置の製造方法
KR20050042864A (ko) 반도체 소자의 게이트 전극 형성방법