JPS6315417A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6315417A JPS6315417A JP16027286A JP16027286A JPS6315417A JP S6315417 A JPS6315417 A JP S6315417A JP 16027286 A JP16027286 A JP 16027286A JP 16027286 A JP16027286 A JP 16027286A JP S6315417 A JPS6315417 A JP S6315417A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon dioxide
- resist
- etched
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ガリウムヒ素等化合物半導体よりなる半導体装置の電極
形成方法の改良である。
形成方法の改良である。
リフトオフ法を使用して電極を形成するにあたり、フィ
ールド絶縁膜として窒化シリコン層と二酸化シリコン層
との二重層を使用し、（イ）ドライエツチング法を使用
して二重層を一括エッチし、（ロ）ウェットエツチング
法を使用して二酸化シリコン層のみをサイドエッチし、
（ハ）ドライエツチング法を使用してレジスト層をサイ
ドエッチし、（ニ）ウェットエツチング法を使用して二
酸化シリコンをさらにサイドエッチし、（ホ）窒化シリ
コン層のみが小さな開口をなし、ソ（７）上に二酸化シ
リコンとレジスト層との二重層が大きな開口をなすよう
にし、（へ）その上に、金属層を形成し、（ト）レジス
ト層を溶解してレジスト層上の金属層を除去し、残留し
た金属層をもって電極を形成するものである。
ールド絶縁膜として窒化シリコン層と二酸化シリコン層
との二重層を使用し、（イ）ドライエツチング法を使用
して二重層を一括エッチし、（ロ）ウェットエツチング
法を使用して二酸化シリコン層のみをサイドエッチし、
（ハ）ドライエツチング法を使用してレジスト層をサイ
ドエッチし、（ニ）ウェットエツチング法を使用して二
酸化シリコンをさらにサイドエッチし、（ホ）窒化シリ
コン層のみが小さな開口をなし、ソ（７）上に二酸化シ
リコンとレジスト層との二重層が大きな開口をなすよう
にし、（へ）その上に、金属層を形成し、（ト）レジス
ト層を溶解してレジスト層上の金属層を除去し、残留し
た金属層をもって電極を形成するものである。
本発明は半導体装置の製造方法の改良である。
特に、ガリウムヒ素等化合物半導体よりなる半導体装置
の電極例えばソース・ドレイン電極の周辺部の信頼性を
向上する改良に関する。
の電極例えばソース・ドレイン電極の周辺部の信頼性を
向上する改良に関する。
従来技術におけるガリウムヒ素電界効果トランジスタの
製造方法の１例を下記する。
製造方法の１例を下記する。
：Ａ９図参照
半絶縁性ガリウムヒ素基板ｌに形成したｎ型溝″１ｉｆ
ｉ！３上に、タングステン、チタン、モリブデン等のり
フラクトリメタル層を形成した後、これをパターニング
してショットキゲート電極２を形成する。
ｉ！３上に、タングステン、チタン、モリブデン等のり
フラクトリメタル層を形成した後、これをパターニング
してショットキゲート電極２を形成する。
ソース・ドレイン領域以外をレジストマスク３をもって
カバーし、ショットキゲート電極２をマスク占１．てｎ
型・ｆ−純１勿を・９人してノース・）−レイン４・５
を形成する。
カバーし、ショットキゲート電極２をマスク占１．てｎ
型・ｆ−純１勿を・９人してノース・）−レイン４・５
を形成する。
第１Ｏ図参照
レジストマスク３を除去した後、ＣＶＤ法を使用して窒
化シリコン層６と二酸化シリコン層７とをつＣけて形成
する。
化シリコン層６と二酸化シリコン層７とをつＣけて形成
する。
ソース・ドレインコンタクト領域に開口を有するレジス
トマスク８を形成し、このレジストマスク８を使用して
、フッ酸緩衝液をもって二酸化シリコン層７を除去した
後、四フ７化メタンと酸素ガスとを使用してなすドライ
エツチング法をもって窒化シリコン層６を除去する。
トマスク８を形成し、このレジストマスク８を使用して
、フッ酸緩衝液をもって二酸化シリコン層７を除去した
後、四フ７化メタンと酸素ガスとを使用してなすドライ
エツチング法をもって窒化シリコン層６を除去する。
このとき、二酸化シリコンＲ７はサイドエッチされるが
、窒化シリコン層６は、レジストマスク８と同一の形状
となる。
、窒化シリコン層６は、レジストマスク８と同一の形状
となる。
つＣいて、アルミニウム／ニッケル／金ゲルマニウム層
９等を形成する。
９等を形成する。
第１１図参照
レジストマスク８を溶解し、ソース・トレインコンタク
ト領域に残留したアルミニウム／ニッケル／金ゲルマニ
ウム層をもってソース電極・トレイン電極１０・１１を
形成する。
ト領域に残留したアルミニウム／ニッケル／金ゲルマニ
ウム層をもってソース電極・トレイン電極１０・１１を
形成する。
上記せる従来技術に係る製造方法においては、ソース電
極・ドレイン電極ｌＯ・１１の製造工程において、第１
２図に示すように、ソース電極・ドレイン電極１０・１
１と窒化シリコン層６との間に僅かな間隙が残留し、そ
の後の工程に使用される各種の処理液がこの間隙から滲
み込んで、ソース電極φドレイン電極１Ｇ−Ｉ＋とソー
ス・ドレイン領域との接触を不良にする欠点がある。
極・ドレイン電極ｌＯ・１１の製造工程において、第１
２図に示すように、ソース電極・ドレイン電極１０・１
１と窒化シリコン層６との間に僅かな間隙が残留し、そ
の後の工程に使用される各種の処理液がこの間隙から滲
み込んで、ソース電極φドレイン電極１Ｇ−Ｉ＋とソー
ス・ドレイン領域との接触を不良にする欠点がある。
本発明の目的は、この欠点を解消することにあり、ソー
ス電極・ドレイン電極とフィールド絶縁層との間に１１
＋１隙が残留することがなく、その結果、この間隙から
各種の処理液が滲み込むことがなく、電極特性のすぐれ
た半導体装置を製造する方法を提供することにある。
ス電極・ドレイン電極とフィールド絶縁層との間に１１
＋１隙が残留することがなく、その結果、この間隙から
各種の処理液が滲み込むことがなく、電極特性のすぐれ
た半導体装置を製造する方法を提供することにある。
上記の目的を達成するために本発明が採った手段は、リ
フトオフ法を使用して電極を形成するにあたり、半導体
層ｌ上に窒化シリコン層６と二酸化シリコン層７とレジ
スト層８とを重ねて形成し、レジスト層８に開口１２を
形成し、開口１２を介して前記二酸化シリコン層７と窒
化シリコン層６とをドライエッチし、二酸化シリコン層
７をウェットエッチしてサイドに後退させ、レジスト層
８をドライエッチしてサイドに後退させ、二酸化シリコ
ンをさらにウェットエッチしてざらにサイドに後退させ
、金属層９を形成し、レジスト層８を除去してレジスト
層８上の金属層９を除去し、残留した金属層９をもって
電極１０・１１を形成することにある。
フトオフ法を使用して電極を形成するにあたり、半導体
層ｌ上に窒化シリコン層６と二酸化シリコン層７とレジ
スト層８とを重ねて形成し、レジスト層８に開口１２を
形成し、開口１２を介して前記二酸化シリコン層７と窒
化シリコン層６とをドライエッチし、二酸化シリコン層
７をウェットエッチしてサイドに後退させ、レジスト層
８をドライエッチしてサイドに後退させ、二酸化シリコ
ンをさらにウェットエッチしてざらにサイドに後退させ
、金属層９を形成し、レジスト層８を除去してレジスト
層８上の金属層９を除去し、残留した金属層９をもって
電極１０・１１を形成することにある。
リフトオフ法を使用して電極を形成するにあたり、フィ
ールド絶縁膜として窒化シリコン層と二酸化シリコン層
との二重層を使用し、（イ）ドライエツチング法を使用
して二ｆｆ１Ｎを一括エッチし、 （ロ）ウェットエツチング法を使用して二酸化シリコン
層のみをサイドエッチし。
ールド絶縁膜として窒化シリコン層と二酸化シリコン層
との二重層を使用し、（イ）ドライエツチング法を使用
して二ｆｆ１Ｎを一括エッチし、 （ロ）ウェットエツチング法を使用して二酸化シリコン
層のみをサイドエッチし。
（ハ）ドライエツチング法を使用してレジスト層をサイ
ドエッチし、 （ニ）ウェットエツチング法を使用して二酸化シリコン
をさらにサイドエッチし、 （ホ）窒化シリコン層のみが小さな開口をなし、その上
に二酸化シリコンとレジスト層との二重層が大きな開口
をなすようにし、 （へ）その上に、金属層を形成し、 （ト）レジスト層を溶解してレジスト層上の金属層を溶
解し、残留した金属層をもって電極を形成することとさ
れているので、 （チ）電極の周辺がフィールド絶縁膜上をカバーしてお
り、その後の処理工程において、エッチャント等の処理
液が電極と半導体層との間に滲み込むことがなく、すぐ
れた特性の電極が実現する。
ドエッチし、 （ニ）ウェットエツチング法を使用して二酸化シリコン
をさらにサイドエッチし、 （ホ）窒化シリコン層のみが小さな開口をなし、その上
に二酸化シリコンとレジスト層との二重層が大きな開口
をなすようにし、 （へ）その上に、金属層を形成し、 （ト）レジスト層を溶解してレジスト層上の金属層を溶
解し、残留した金属層をもって電極を形成することとさ
れているので、 （チ）電極の周辺がフィールド絶縁膜上をカバーしてお
り、その後の処理工程において、エッチャント等の処理
液が電極と半導体層との間に滲み込むことがなく、すぐ
れた特性の電極が実現する。
Ｃχ施例〕
以下、図面を参照しつへ、本発明の一実施例に係る半導
体装置の製造方法についてさらに説明する。
体装置の製造方法についてさらに説明する。
第２図参照
半絶縁性ガリウムヒ素基板ｌに形成したｎ型導電層１３
上に、タングステン、チタン、モリブデン等のりフラク
トリメタル層を形成した後、これをパターニングしてシ
ョットキゲート電極２を形成する。
上に、タングステン、チタン、モリブデン等のりフラク
トリメタル層を形成した後、これをパターニングしてシ
ョットキゲート電極２を形成する。
ソース・ドレイン領域以外をレジストマスク３をもって
カバーし、ショットキゲート電極２をマスクとしてｎ型
不純物を導入してソース・ドレイン４・５を形成する。
カバーし、ショットキゲート電極２をマスクとしてｎ型
不純物を導入してソース・ドレイン４・５を形成する。
第３図参照
レジストマスク３を除去した後、ＣＶＤ法を使用して窒
化シリコン層６と二酸化シリコン層７とをつぐけて形成
する。このとき、窒化シリコン層６の厚さは １，００
０人と薄く、二酸化シリコン層７の厚ざは５，０００〜
７，０００人と厚く形成する。
化シリコン層６と二酸化シリコン層７とをつぐけて形成
する。このとき、窒化シリコン層６の厚さは １，００
０人と薄く、二酸化シリコン層７の厚ざは５，０００〜
７，０００人と厚く形成する。
第４図参照
ソース・ドレインコンタクト領域に開口１２を有するレ
ジストマスク８を形成し、このレジストマスク８を使用
し、ドライエツチング法をもって二酸化シリコン７と窒
化シリコンＭ６とを一括除去する。
ジストマスク８を形成し、このレジストマスク８を使用
し、ドライエツチング法をもって二酸化シリコン７と窒
化シリコンＭ６とを一括除去する。
第５図参照
フッ酸ａｍ液を使用して、二酸化シリコン層７を ２．
０００人サイドエッチする。
０００人サイドエッチする。
第６図参照
ドライエツチング法を使用して、レジストマスク８の突
出部をエッチする。
出部をエッチする。
第７図参照
再度フッ酸緩衝液を使用して、二酸化シリコン層７を再
度２，０００人サイドエッチする。
度２，０００人サイドエッチする。
第８図参照
その上に、アルミニウム／ニッケル／金ゲルマニウム層
９等を形成する。このアルミニウム／ニッケル／金ゲル
マニウム層９は、窒化シリコン層６をカバーするように
形成される。
９等を形成する。このアルミニウム／ニッケル／金ゲル
マニウム層９は、窒化シリコン層６をカバーするように
形成される。
第１図参照
レジストマスク８を溶解し、レジストマスク８上からア
ルミニウム／ニッケル／金ゲルマニウム層９を除去し、
ソース・ドレインコンタクト領域に残留したアルミニウ
ム／ニッケル／ 金ケル−ｙ ＝ラム層をもってソース
電極・ドレイン電極１０−１１を形成する。
ルミニウム／ニッケル／金ゲルマニウム層９を除去し、
ソース・ドレインコンタクト領域に残留したアルミニウ
ム／ニッケル／ 金ケル−ｙ ＝ラム層をもってソース
電極・ドレイン電極１０−１１を形成する。
所望により、つＣいて、二酸化シリコン層７を除去する
。
。
以上の工程をもって製造したガリウムヒ素電界効果トラ
ンジスタのソース電極・ドレイン電極１０−１１は、そ
の周辺が、窒化シリコン層よりなるフィールド絶縁膜６
をカバーしており、電極周辺とフィールド絶縁膜との間
に間隙が残留していないので、処理液がこの間隙に滲み
込むおそれがなく、電極特性は向上する。
ンジスタのソース電極・ドレイン電極１０−１１は、そ
の周辺が、窒化シリコン層よりなるフィールド絶縁膜６
をカバーしており、電極周辺とフィールド絶縁膜との間
に間隙が残留していないので、処理液がこの間隙に滲み
込むおそれがなく、電極特性は向上する。
以上説明せるとおり１本発明に係る半導体装置の製造方
法をもって製造される電極は、その周辺部がフィールド
絶縁膜をカバーしており、電極周辺とフィールド絶縁膜
との間に間隙が残留していないので、処理液がこの間隙
に滲み込むおそれがなく、電極特性は向上し、製造歩留
りは向上し、信頼性も向上する。
法をもって製造される電極は、その周辺部がフィールド
絶縁膜をカバーしており、電極周辺とフィールド絶縁膜
との間に間隙が残留していないので、処理液がこの間隙
に滲み込むおそれがなく、電極特性は向上し、製造歩留
りは向上し、信頼性も向上する。
第１図は、本発明の一実施例に係る半導体装置の製造方
法を実施して製造した半導体装置（ガリウムヒ素電界効
果トランジスタ）の断面図である。 第２〜８図は、本発明の一実施例に係る半導体装置（ガ
リウムヒ素電界効果トランジスタ）の製造の主要工程図
である。 第９〜１１図は、従来技術に係る半導体装置（ガリウム
ヒ素電界効果トランジスタ）の断面図である。 第１２図は、本発明の解決した問題点の説明図である。 ｌ・・・半導体層、 ２・・・ショー／ ）キゲート電極、 ３１・レジストマスク、 ４１１５０・・ソース番ドレイン、 ６・・・窒化シリコン層、 ７・・会二酸化シリコン層、 ８０目レジスト層、 ９＠ψ・アルミニウム／ニッケル／金ゲルマニウム層、 １０・１１・・・ソース電極Φドレイン電極、１２φ・
・開口。 一一イ 、５ノ：Ｇ’： 工程図 第 ７ 図 工程図 第８ 図 本発明 第１図 完米技府 竺１２ 図 工程図 第 ２１４ 工程図 第 ３ 図 二霞図 第 ４ 図 工程図 第５図 工程図 従来技：ン 第 ９ ａ 従来技術 第１０ 図 に末技術 葛 １１ 図
法を実施して製造した半導体装置（ガリウムヒ素電界効
果トランジスタ）の断面図である。 第２〜８図は、本発明の一実施例に係る半導体装置（ガ
リウムヒ素電界効果トランジスタ）の製造の主要工程図
である。 第９〜１１図は、従来技術に係る半導体装置（ガリウム
ヒ素電界効果トランジスタ）の断面図である。 第１２図は、本発明の解決した問題点の説明図である。 ｌ・・・半導体層、 ２・・・ショー／ ）キゲート電極、 ３１・レジストマスク、 ４１１５０・・ソース番ドレイン、 ６・・・窒化シリコン層、 ７・・会二酸化シリコン層、 ８０目レジスト層、 ９＠ψ・アルミニウム／ニッケル／金ゲルマニウム層、 １０・１１・・・ソース電極Φドレイン電極、１２φ・
・開口。 一一イ 、５ノ：Ｇ’： 工程図 第 ７ 図 工程図 第８ 図 本発明 第１図 完米技府 竺１２ 図 工程図 第 ２１４ 工程図 第 ３ 図 二霞図 第 ４ 図 工程図 第５図 工程図 従来技：ン 第 ９ ａ 従来技術 第１０ 図 に末技術 葛 １１ 図
Claims (1)
- 【特許請求の範囲】 半導体層（１）上に窒化シリコン層（６）と二酸化シリ
コン層（７）とレジスト層（８）とを重ねて形成し、 該レジスト層（８）に開口（１２）を形成し、該開口（
１２）を介して前記二酸化シリコン層（７）と窒化シリ
コン層（６）とをドライエッチし、 前記二酸化シリコン層（７）をウェットエッチしてサイ
ドに後退させ、 前記レジスト層（８）をドライエッチしてサイドに後退
させ、 前記二酸化シリコンを、さらにウェットエッチしてさら
にサイドに後退させ、 金属層（９）を形成し、 前記レジスト層（８）を除去して該レジスト層（８）上
の金属層（９）を除去し、 残留した金属層（９）をもって電極（１０・１１）を形
成する ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16027286A JPS6315417A (ja) | 1986-07-08 | 1986-07-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16027286A JPS6315417A (ja) | 1986-07-08 | 1986-07-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6315417A true JPS6315417A (ja) | 1988-01-22 |
Family
ID=15711411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16027286A Pending JPS6315417A (ja) | 1986-07-08 | 1986-07-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6315417A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0892425A3 (de) * | 1997-04-24 | 2000-07-19 | Siemens Aktiengesellschaft | Herstellverfahren für eine Platinmetall-Struktur mittels eines Lift-off-Prozesses |
-
1986
- 1986-07-08 JP JP16027286A patent/JPS6315417A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0892425A3 (de) * | 1997-04-24 | 2000-07-19 | Siemens Aktiengesellschaft | Herstellverfahren für eine Platinmetall-Struktur mittels eines Lift-off-Prozesses |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH022142A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH02271538A (ja) | 半導体装置の製造方法 | |
| JPH0472381B2 (ja) | ||
| JPS60111474A (ja) | 半導体装置の製造方法 | |
| JP2689710B2 (ja) | 半導体装置の製造方法 | |
| JPS5935479A (ja) | 半導体装置の製造方法 | |
| JPS5833714B2 (ja) | 砒化ガリウムショットキ障壁ゲ−ト型電界効果トランジスタの製造方法 | |
| JP2673815B2 (ja) | 半導体装置の製造方法 | |
| JPS6057977A (ja) | シヨツトキゲ−ト型電界効果トランジスタの製造方法 | |
| JPS60244075A (ja) | Ｅ／ｄ構成集積回路の製造方法 | |
| JP3153560B2 (ja) | 半導体装置の製造方法 | |
| JPH01274477A (ja) | 半導体装置の製造方法 | |
| JPH02180032A (ja) | ＧａＡｓ ＭＥＳＦＥＴの製造方法 | |
| JPS6112079A (ja) | 半導体素子の製造方法 | |
| JPS58116774A (ja) | 半導体装置の製造方法 | |
| JPS6292478A (ja) | 半導体装置の製造方法 | |
| JPS6039875A (ja) | 半導体装置の製造方法 | |
| JPH03268332A (ja) | 半導体装置の製造方法 | |
| TW202115793A (zh) | 歐姆合金接觸區密封層 | |
| JPS61263168A (ja) | 電界効果トランジスタ | |
| JPS61294872A (ja) | 電界効果型トランジスタの製造方法 | |
| JPH01244667A (ja) | 砒化ガリウム電界効果型トランジスタの製造方法 | |
| JPS62291070A (ja) | 半導体装置の製造方法 | |
| JPS61176162A (ja) | 電界効果半導体装置とその製造方法 | |
| JPS60260157A (ja) | 電界効果トランジスタの製造方法 |