JPS63172152U - - Google Patents
Info
- Publication number
- JPS63172152U JPS63172152U JP6565587U JP6565587U JPS63172152U JP S63172152 U JPS63172152 U JP S63172152U JP 6565587 U JP6565587 U JP 6565587U JP 6565587 U JP6565587 U JP 6565587U JP S63172152 U JPS63172152 U JP S63172152U
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- diffusion layer
- terminal connected
- type diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009792 diffusion process Methods 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000000605 extraction Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims description 2
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
- Logic Circuits (AREA)
Description
第１図は本考案の一実施例の主要部を示す半導
体チツプの断面図、第２図は第１図に示した実施
例の回路図、第３図は従来例の主要部を示す半導
体チツプの断面図、第４図は従来例の回路図であ
る。 １……Ｐ−型半導体基板、２……Ｎ＋型埋込層
、３……Ｎ−型エピタキシヤル層、４，４′……
Ｐ＋型拡散層、５，５′……Ｐ＋型拡散層、６，
６′，７，７′……Ｎ＋型拡散層、８，８′……
Ｎ＋型引出領域、９……第１のＮ＋型拡散層、１
０……第２のＮ＋型拡散層、１１……Ｐ＋型拡散
層、１２……Ｐ＋型拡散層、Ｉｎｊ……インジエ
クタ端子、Ｑ……出力端子、……リセツト信号
入力端子、……セツト信号入力端、Ｔｒ１，Ｔ
ｒ２，Ｔｒ３……バイポーラトランジスタ。
体チツプの断面図、第２図は第１図に示した実施
例の回路図、第３図は従来例の主要部を示す半導
体チツプの断面図、第４図は従来例の回路図であ
る。 １……Ｐ−型半導体基板、２……Ｎ＋型埋込層
、３……Ｎ−型エピタキシヤル層、４，４′……
Ｐ＋型拡散層、５，５′……Ｐ＋型拡散層、６，
６′，７，７′……Ｎ＋型拡散層、８，８′……
Ｎ＋型引出領域、９……第１のＮ＋型拡散層、１
０……第２のＮ＋型拡散層、１１……Ｐ＋型拡散
層、１２……Ｐ＋型拡散層、Ｉｎｊ……インジエ
クタ端子、Ｑ……出力端子、……リセツト信号
入力端子、……セツト信号入力端、Ｔｒ１，Ｔ
ｒ２，Ｔｒ３……バイポーラトランジスタ。
Claims (1)
- Ｐ型半導体基板とＮ型エピタキシヤル層との間
に設けられたＮ＋型埋込層と、前記Ｎ＋型埋込層
と連結し前記Ｎ型エピタキシヤル層表面に達する
Ｎ＋型引出領域と、前記Ｎ型エピタキシヤル層の
前記Ｎ＋型埋込層の上方に選択的に設けられたＰ
ウエルと、前記Ｐウエルにそれぞれ選択的に設け
られた第１、第２のＮ型拡散層と、前記第１のＮ
型拡散層に選択的に設けられたＰ型拡散層と、前
記Ｎ＋型引出領域に接続された接地端子と、前記
Ｐウエル領域に接続されたセツト信号入力端子と
、前記第１のＮ型拡散層に接続されたリセツト信
号入力端子と、前記Ｐ型拡散層に接続されたイン
ジエクタ端子と、前記第２のＮ型拡散層に接続さ
れた出力端子とからなる―ラツチ回路を有す
ることを特徴とする注入論理型集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6565587U JPS63172152U (ja) | 1987-04-28 | 1987-04-28 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6565587U JPS63172152U (ja) | 1987-04-28 | 1987-04-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63172152U true JPS63172152U (ja) | 1988-11-09 |
Family
ID=30902931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6565587U Pending JPS63172152U (ja) | 1987-04-28 | 1987-04-28 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63172152U (ja) |
-
1987
- 1987-04-28 JP JP6565587U patent/JPS63172152U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4412142A (en) | Integrated circuit incorporating low voltage and high voltage semiconductor devices | |
| JPS6142862U (ja) | 縦形ｐｎｐトランジスタを含む集積回路 | |
| JPS63172152U (ja) | ||
| US4158146A (en) | Device for coupling transistors operated in I2 L to a transistor operated at a higher bias-current | |
| JP3008952B2 (ja) | Ｎｐｎ逆ベータ感度を減少させたフィードホワードダーリントン回路 | |
| JPH1074958A (ja) | 半導体集積回路およびその製造方法 | |
| JPH04139758A (ja) | 半導体装置およびその製造方法 | |
| JPH0263556U (ja) | ||
| JPS61168654U (ja) | ||
| JP3396763B2 (ja) | ロジック回路 | |
| JPH0467356U (ja) | ||
| JPH0614537B2 (ja) | Ｉ▲下２▼ｌ半導体装置 | |
| JPS6424862U (ja) | ||
| JPS63177066U (ja) | ||
| JPH0464184B2 (ja) | ||
| JPS63128741A (ja) | 半導体注入集積論理回路装置 | |
| JPS62177123U (ja) | ||
| JPH04116152U (ja) | ＢｉＣＭＯＳデバイス | |
| JPS61174754U (ja) | ||
| JPS62124860U (ja) | ||
| JPH0263555U (ja) | ||
| JPH0426223B2 (ja) | ||
| JPH0425704B2 (ja) | ||
| JPH0337314B2 (ja) | ||
| JPH02125464A (ja) | 集積回路 |