JPS63177584A - 混成集積回路の組立方法 - Google Patents
混成集積回路の組立方法Info
- Publication number
- JPS63177584A JPS63177584A JP62009243A JP924387A JPS63177584A JP S63177584 A JPS63177584 A JP S63177584A JP 62009243 A JP62009243 A JP 62009243A JP 924387 A JP924387 A JP 924387A JP S63177584 A JPS63177584 A JP S63177584A
- Authority
- JP
- Japan
- Prior art keywords
- chip components
- flux
- board
- chip
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07231—Techniques
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、回路基板の表裏両面にチップ部品を搭載し
、これらチップ部品をはんだリフロー法により一括して
回路基板にはんだ付けして成る混成集積回路の組立方法
に関する。
、これらチップ部品をはんだリフロー法により一括して
回路基板にはんだ付けして成る混成集積回路の組立方法
に関する。
頭記のように回路基板の表裏両面にチップ部品を搭載し
てはんだリフロー法により一括はんだ付けする際には、
特に基板の裏面側に搭載したチップ部品がはんだ付は工
程の際に脱落するのを防止するために、あらかじめチッ
プ部品を基板上に仮止め保持しておく必要がある。この
仮止め手段として従来では一般に接着剤を使用してチッ
プ部品を基板上に仮止め固定している。
てはんだリフロー法により一括はんだ付けする際には、
特に基板の裏面側に搭載したチップ部品がはんだ付は工
程の際に脱落するのを防止するために、あらかじめチッ
プ部品を基板上に仮止め保持しておく必要がある。この
仮止め手段として従来では一般に接着剤を使用してチッ
プ部品を基板上に仮止め固定している。
ところで、上記のように回路基板上へのチップ部品の仮
止め手段として接着剤を使用した方法では次記のような
問題点がある。すなわち、（１）基板上にチップ部品を
搭載した状態で接着剤を硬化させるために、特別に接着
剤硬化工程が必要となる。
止め手段として接着剤を使用した方法では次記のような
問題点がある。すなわち、（１）基板上にチップ部品を
搭載した状態で接着剤を硬化させるために、特別に接着
剤硬化工程が必要となる。
（２）チップ部品が接着剤で基板上に固定されていると
、続くはんだリフロ一工程で溶融したはんだの表面張力
によるセルフアライメント効果が阻害され、はんだ付は
部の仕上がり状態が不安定となる。
、続くはんだリフロ一工程で溶融したはんだの表面張力
によるセルフアライメント効果が阻害され、はんだ付は
部の仕上がり状態が不安定となる。
（３）チップ部品のはんだ付は後も接着剤は除去されず
にチップ部品を固着したままの状態にあるため、製品使
用時の熱サイクルにより基板とチップ部品との間のはん
だ付は部に接着剤に起因する熱応力が加わってはんだ付
は部が剥離するおそれがある。
にチップ部品を固着したままの状態にあるため、製品使
用時の熱サイクルにより基板とチップ部品との間のはん
だ付は部に接着剤に起因する熱応力が加わってはんだ付
は部が剥離するおそれがある。
なお前記した接着剤による仮止め方法の他にチップ部品
をはんだペーストのみで仮止め保持させる方法も一部で
実施されているが、特に基板の裏面側に搭載したチップ
部品ははんだリフロ一工程の途中ではんだペーストが溶
融した際に重量の重いチップ部品がその重みで脱落して
しまうことがあり不具合が派生する。
をはんだペーストのみで仮止め保持させる方法も一部で
実施されているが、特に基板の裏面側に搭載したチップ
部品ははんだリフロ一工程の途中ではんだペーストが溶
融した際に重量の重いチップ部品がその重みで脱落して
しまうことがあり不具合が派生する。
この発明の目的は、接着剤のようにチップ部品を基板上
に強固に固着せず、かつはんだ付は後に容易に除去でき
る仮止め材を使用して基板の裏面側に搭載するチップ部
品を所定位置に仮止め保持することにより、はんだ付は
部に悪影響を及ぼすことなく基板の表裏両面に搭載した
チップ部品を基板へ一括はんだ付けできるようにした安
価で信頌性の高い混成集積回路の組立方法を提供するこ
とにある。
に強固に固着せず、かつはんだ付は後に容易に除去でき
る仮止め材を使用して基板の裏面側に搭載するチップ部
品を所定位置に仮止め保持することにより、はんだ付は
部に悪影響を及ぼすことなく基板の表裏両面に搭載した
チップ部品を基板へ一括はんだ付けできるようにした安
価で信頌性の高い混成集積回路の組立方法を提供するこ
とにある。
上記問題点を解決するために、この発明によれば、回路
基板の裏面側におけるチップ部品搭載位置に合わせて該
箇所にチップ部品を仮止めするペースト状のはんだ用フ
ラックスを塗布する工程と、前記フラックスの塗布面上
にチップ部品を搭載して仮止めする工程と、回路基板の
表面を上向きにしてこの基板上にチップ部品を搭載する
工程と、前記工程で回路基板の表裏両面に搭載した各チ
ップ部品をはんだリフロー法により一括してはんだ付け
する工程と、前記フラックスを洗浄して除去する工程と
を経て混成集積回路を組み立てるものとする。
基板の裏面側におけるチップ部品搭載位置に合わせて該
箇所にチップ部品を仮止めするペースト状のはんだ用フ
ラックスを塗布する工程と、前記フラックスの塗布面上
にチップ部品を搭載して仮止めする工程と、回路基板の
表面を上向きにしてこの基板上にチップ部品を搭載する
工程と、前記工程で回路基板の表裏両面に搭載した各チ
ップ部品をはんだリフロー法により一括してはんだ付け
する工程と、前記フラックスを洗浄して除去する工程と
を経て混成集積回路を組み立てるものとする。
上記のように基板上に塗布したペースト状のはんだ用フ
ラックス層を挟んでチップ部品を回路基板に搭載するこ
とにより、チップ部品は粘度の高いフラックスの粘着力
によりその位置に安定よく仮止め保持されるようになる
。またフラックスは接着剤のように硬化せずペースト状
を保っているので、はんだリフロ一工程の際にはんだ付
は部のセルフアライメント効果を極端に妨げることがな
い、しかもフラックスはチップ部品はんだ付は後の洗浄
工程で容易に除去される。
ラックス層を挟んでチップ部品を回路基板に搭載するこ
とにより、チップ部品は粘度の高いフラックスの粘着力
によりその位置に安定よく仮止め保持されるようになる
。またフラックスは接着剤のように硬化せずペースト状
を保っているので、はんだリフロ一工程の際にはんだ付
は部のセルフアライメント効果を極端に妨げることがな
い、しかもフラックスはチップ部品はんだ付は後の洗浄
工程で容易に除去される。
第１図はこの発明の実施例による混成集積回路の組立工
程図、第２図ないし第４図はそれぞれ第１図の組立工程
における途中段階での組立状態図を示すものであり、図
中１は回路基板、１ａ＋ ｌｂは基板１の表面および裏
面、２はペースト状のはんだ用フラックス、３は回路基
板１の表裏両面に形成された導体パターン上の所定箇所
にあらかじめ印刷されたはんだペースト、４は回路基板
１の表面側に実装されるチップ部品、５は回路基板１の
裏面側に実装されるチップ部品、５ａはチップ部品５の
接続リードである。
程図、第２図ないし第４図はそれぞれ第１図の組立工程
における途中段階での組立状態図を示すものであり、図
中１は回路基板、１ａ＋ ｌｂは基板１の表面および裏
面、２はペースト状のはんだ用フラックス、３は回路基
板１の表裏両面に形成された導体パターン上の所定箇所
にあらかじめ印刷されたはんだペースト、４は回路基板
１の表面側に実装されるチップ部品、５は回路基板１の
裏面側に実装されるチップ部品、５ａはチップ部品５の
接続リードである。
次に混成集積回路の組立方法に付いて説明すると、まず
第１図の工程Ｉで基板１の裏面１ｂを上向きにし、この
状態でチップ部品５が搭載される位置に合わせて基板上
にペースト状のはんだ用フラックス２が適量宛塗布され
る（第２図）、なおこのフラックス２は、例えばディス
ペンサ塗布法により自動工程で行われる。
第１図の工程Ｉで基板１の裏面１ｂを上向きにし、この
状態でチップ部品５が搭載される位置に合わせて基板上
にペースト状のはんだ用フラックス２が適量宛塗布され
る（第２図）、なおこのフラックス２は、例えばディス
ペンサ塗布法により自動工程で行われる。
次に工程■では前記工程！で塗布されたフラックス２の
塗布面上にチップ部品５を搭載して軽（押し付け、フラ
ックス２の粘着力によりチップ部品５をその位置に仮止
め固定する（第３図）、なおこの状態ではチップ部品５
の接続リード５ａがはんだペースト３に接している。続
いて工程■に移り、チップ部品５を仮止め支持したまま
の状態で基板全体を温度８０〜１４０℃８時間１〜２０
分程度で加熱乾燥し、フラックス２に含まれているアル
コール系溶剤を除去してフラックスの粘度を上げ、チッ
プ部品５との結着力を高める。またこの加熱乾燥により
、後段で行うはんだリフロ一工程の際にフラックス２の
沸騰、溶剤の飛散が生じるのを防止し、基板１の下面側
に搭載されているチップ部品５を脱落させることなく安
定保持させることができるようになる。
塗布面上にチップ部品５を搭載して軽（押し付け、フラ
ックス２の粘着力によりチップ部品５をその位置に仮止
め固定する（第３図）、なおこの状態ではチップ部品５
の接続リード５ａがはんだペースト３に接している。続
いて工程■に移り、チップ部品５を仮止め支持したまま
の状態で基板全体を温度８０〜１４０℃８時間１〜２０
分程度で加熱乾燥し、フラックス２に含まれているアル
コール系溶剤を除去してフラックスの粘度を上げ、チッ
プ部品５との結着力を高める。またこの加熱乾燥により
、後段で行うはんだリフロ一工程の際にフラックス２の
沸騰、溶剤の飛散が生じるのを防止し、基板１の下面側
に搭載されているチップ部品５を脱落させることなく安
定保持させることができるようになる。
ここで回路基板１０表裏を引っ繰り返し、工程■では基
板１の表面１ａを上向きにした状態で基板上の所定箇所
に既に印刷済みのはんだペースト３の上にチップ部品４
を搭載する（第４図）。
板１の表面１ａを上向きにした状態で基板上の所定箇所
に既に印刷済みのはんだペースト３の上にチップ部品４
を搭載する（第４図）。
上記工程で基板１の表裏両面にチップ部品４゜５が搭載
されると、次の工程Ｖでは基板１の表面１ａを上向きに
したままの姿勢で仮組立体の全体をリフロー炉内に搬入
し、はんだリフロー法により各チップ部品４，５を一括
して基板１にはんだ付けする。なおこのはんだリフロ一
工程の過程でもフラックス２は粘着力を維持しているの
で、基板１の裏面側に搭載したチップ部品が自重で脱落
することがない。
されると、次の工程Ｖでは基板１の表面１ａを上向きに
したままの姿勢で仮組立体の全体をリフロー炉内に搬入
し、はんだリフロー法により各チップ部品４，５を一括
して基板１にはんだ付けする。なおこのはんだリフロ一
工程の過程でもフラックス２は粘着力を維持しているの
で、基板１の裏面側に搭載したチップ部品が自重で脱落
することがない。
上記のはんだ付は工程の後に、続く工程■で洗浄工程に
移り、はんだ付は部の残渣を含めて同時にいままでチッ
プ部品５を仮止め保持していたフラックス２を除去する
。なおこの洗浄工程は在来のはんだ付は部洗浄設備をそ
のまま利用して行われる０以上で混成集積回路の全組立
工程が終了する。
移り、はんだ付は部の残渣を含めて同時にいままでチッ
プ部品５を仮止め保持していたフラックス２を除去する
。なおこの洗浄工程は在来のはんだ付は部洗浄設備をそ
のまま利用して行われる０以上で混成集積回路の全組立
工程が終了する。
以上述べたようにこの発明によれば、回路基板の裏面側
におけるチップ部品搭載位置に合わせて該箇所にチップ
部品を仮止めするペースト状のはんだ用フラックスを塗
布する工程と、前記フラックスの塗布面上にチップ部品
を搭載して仮止めする工程と、回路基板の表面を上向き
にしてこの基板上にチップ部品を搭載する工程と、前記
工程で回路基板の表裏両面に搭載した各チップ部品をは
んだリフロー法により一括してはんだ付けする工程と、
前記フラックスを洗浄して除去する工程とを経て回路を
組み立てるようにしたことにより、安価に入手できるは
んだ用フラックスの持つ粘着力を利用してチップ部品を
安定よく回路基板の裏面側に仮止め保持させることがで
き、かつ従来の接着剤による仮止め固定手段のようには
んだリフロ一時における溶融はんだの表面張力によるチ
ップ部品のセルフアライメント効果を妨げることがなく
、しかも既設のはんだ付は洗浄設備をそのまま活用して
はんだ付は後にフラックスを洗浄除去し得る等、複雑な
工程、設備を必要とすることなしに回路基板の表裏両面
に搭載したチップ部品を一括はんだ付けして回路を組み
立てることができる。
におけるチップ部品搭載位置に合わせて該箇所にチップ
部品を仮止めするペースト状のはんだ用フラックスを塗
布する工程と、前記フラックスの塗布面上にチップ部品
を搭載して仮止めする工程と、回路基板の表面を上向き
にしてこの基板上にチップ部品を搭載する工程と、前記
工程で回路基板の表裏両面に搭載した各チップ部品をは
んだリフロー法により一括してはんだ付けする工程と、
前記フラックスを洗浄して除去する工程とを経て回路を
組み立てるようにしたことにより、安価に入手できるは
んだ用フラックスの持つ粘着力を利用してチップ部品を
安定よく回路基板の裏面側に仮止め保持させることがで
き、かつ従来の接着剤による仮止め固定手段のようには
んだリフロ一時における溶融はんだの表面張力によるチ
ップ部品のセルフアライメント効果を妨げることがなく
、しかも既設のはんだ付は洗浄設備をそのまま活用して
はんだ付は後にフラックスを洗浄除去し得る等、複雑な
工程、設備を必要とすることなしに回路基板の表裏両面
に搭載したチップ部品を一括はんだ付けして回路を組み
立てることができる。
第１図は本発明実施例による混成集積回路の組立工程の
フロー図、第２図ないし第４図はそれぞれ第１図におけ
る工程１．ｎ、ＩＶの組立状態図である。各図において
、 １：回路基板、１ａ：基板の表面、１ｂ；基板の裏面、
２：はんだ用フラックス、３：はんだペースト、４．５
：チップ部品。 第１図
フロー図、第２図ないし第４図はそれぞれ第１図におけ
る工程１．ｎ、ＩＶの組立状態図である。各図において
、 １：回路基板、１ａ：基板の表面、１ｂ；基板の裏面、
２：はんだ用フラックス、３：はんだペースト、４．５
：チップ部品。 第１図
Claims (1)
- 【特許請求の範囲】 １）回路基板の表裏両面にチップ部品を搭載し、これら
チップ部品をはんだリフロー法により基板へ一括しては
んだ付けする混成集積回路の組立方法であって、回路基
板の裏面側におけるチップ部品搭載位置に合わせて該箇
所にチップ部品を仮止めするペースト状のはんだ用フラ
ックスを塗布する工程と、前記フラックスの塗布面上に
チップ部品を搭載して仮止めする工程と、回路基板の表
面を上向きにしてこの基板上にチップ部品を搭載する工
程と、前記工程で回路基板の表裏両面に搭載した各チッ
プ部品をはんだリフロー法によりはんだ付けする工程と
、前記フラックスを洗浄して除去する工程とを経て回路
を組み立てることを特徴とする混成集積回路の組立方法
。 ２）特許請求の範囲第１項記載の組立方法において、回
路基板の裏面側にチップ部品を搭載した状態でチップ部
品を仮止めしているフラックスを加熱乾燥することを特
徴とする混成集積回路の組立方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62009243A JPS63177584A (ja) | 1987-01-19 | 1987-01-19 | 混成集積回路の組立方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62009243A JPS63177584A (ja) | 1987-01-19 | 1987-01-19 | 混成集積回路の組立方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63177584A true JPS63177584A (ja) | 1988-07-21 |
Family
ID=11714964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62009243A Pending JPS63177584A (ja) | 1987-01-19 | 1987-01-19 | 混成集積回路の組立方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63177584A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03136297A (ja) * | 1989-10-20 | 1991-06-11 | Matsushita Electric Ind Co Ltd | 電子部品の実装方法 |
| JP2010245126A (ja) * | 2009-04-01 | 2010-10-28 | Denso Corp | 両面同時リフロー半田付け方法 |
| KR20160118984A (ko) * | 2015-04-02 | 2016-10-12 | 헤레우스 도이칠란트 게엠베하 운트 코. 카게 | 기판 배열의 제조 방법, 기판 배열, 기판 배열과 전자 컴포넌트의 본딩 방법, 및 전자 컴포넌트 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60149193A (ja) * | 1984-01-14 | 1985-08-06 | 石井 銀弥 | スクリ−ン印刷用フラツクス組成物 |
-
1987
- 1987-01-19 JP JP62009243A patent/JPS63177584A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60149193A (ja) * | 1984-01-14 | 1985-08-06 | 石井 銀弥 | スクリ−ン印刷用フラツクス組成物 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03136297A (ja) * | 1989-10-20 | 1991-06-11 | Matsushita Electric Ind Co Ltd | 電子部品の実装方法 |
| JP2010245126A (ja) * | 2009-04-01 | 2010-10-28 | Denso Corp | 両面同時リフロー半田付け方法 |
| KR20160118984A (ko) * | 2015-04-02 | 2016-10-12 | 헤레우스 도이칠란트 게엠베하 운트 코. 카게 | 기판 배열의 제조 방법, 기판 배열, 기판 배열과 전자 컴포넌트의 본딩 방법, 및 전자 컴포넌트 |
| CN106057690A (zh) * | 2015-04-02 | 2016-10-26 | 贺利氏德国有限及两合公司 | 基板结构及其制造法、电子部件及其与基板结构的结合法 |
| JP2016197723A (ja) * | 2015-04-02 | 2016-11-24 | ヘレウス ドイチェラント ゲーエムベーハー ウント カンパニー カーゲー | 基板構造を製造する方法、基板構造、電子部品を基板構造と結合する方法、および電子部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6656282B2 (ja) | 基板構造を製造する方法、基板構造、電子部品を基板構造と結合する方法、および電子部品 | |
| JP3219793B2 (ja) | 基板にｓｍｄ構成要素を実装する方法 | |
| JPH0234987A (ja) | 両面基板への部品実装方法 | |
| JPS59194498A (ja) | チツプ状電子部品のキヤリヤテ−プ | |
| JPH03218645A (ja) | 半導体装置の実装方法 | |
| JPS58169993A (ja) | 部品実装方法 | |
| JPH04199667A (ja) | パッケージとその半田付け方法 | |
| JPH0336788A (ja) | 面実装型電子部品およびその実装方法 | |
| JPS6014492A (ja) | プリント配線基板の半田付け方法 | |
| JPS5834993A (ja) | 電子部品の取付方法 | |
| JP2830408B2 (ja) | 電子部品のボンディング方法 | |
| JPS6254996A (ja) | 電子部品の実装方法 | |
| JPH05259631A (ja) | プリント配線板の表面実装方法 | |
| JPS59188996A (ja) | 電子部品の実装方法 | |
| JPS61263191A (ja) | 電子部品の実装方法 | |
| JPS60103693A (ja) | 混成集積回路の製造方法 | |
| JPH066022A (ja) | 部品実装方法 | |
| JPH0513943A (ja) | アキシヤル型電子部品の半田付け方法 | |
| JP2001007508A (ja) | 部品取り外し方法および部品取り付け方法 | |
| JPS59996B2 (ja) | 印刷配線板の製造方法 | |
| JP2000208916A (ja) | 部品実装基板 | |
| JPH04352491A (ja) | 電子部品の実装方法 | |
| JPS61194797A (ja) | ハンダ付方法 | |
| JPH07131145A (ja) | 電子部品の半田付け方法 | |
| JPS59207690A (ja) | 集積回路素子の実装方法 |