JPS63208225A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63208225A JPS63208225A JP62041878A JP4187887A JPS63208225A JP S63208225 A JPS63208225 A JP S63208225A JP 62041878 A JP62041878 A JP 62041878A JP 4187887 A JP4187887 A JP 4187887A JP S63208225 A JPS63208225 A JP S63208225A
- Authority
- JP
- Japan
- Prior art keywords
- pad electrode
- aluminum pad
- film
- aluminum
- alumina
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/015—Manufacture or treatment of bond wires
- H10W72/01515—Forming coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/981—Auxiliary members, e.g. spacers
- H10W72/983—Reinforcing structures, e.g. collars
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特にアルミ−パッド電極に
おけるスルー・ホール開口部の構造に関する。
おけるスルー・ホール開口部の構造に関する。
従来、半導体装置のパッド電極にはアルミ材が多用され
、また、その保護膜にはシリコン酸化膜（Ｓｉｎｓ）、
リン硅酸ガラス（ＰＳＧ）等の酸化物系の無機膜か或い
はポリイミド系樹脂の有機膜が使用される。従って、ス
ルー・ホールの開口部はこれらの絶縁膜をアルミ・パッ
ド電極上で開孔することによって形成される。周知の通
り、パッド電極は半導体装置の外部取出電極であって半
導体基板の最上層に位置しているので水分の侵入を受は
易い。この場合、水分はスルー・ホール開口部から侵入
してパッド電極のアルミ材を腐食しコロージ嘗ンを発生
せしめるので信頼性が著しく阻害される。このように、
アルミ・パッド電極の信頼性は外部からの水分の侵入に
よって著しく低下せしめられるので保護膜面をシリコン
窒化膜の如き耐湿性膜質で再被覆することが通常行なわ
れている。
、また、その保護膜にはシリコン酸化膜（Ｓｉｎｓ）、
リン硅酸ガラス（ＰＳＧ）等の酸化物系の無機膜か或い
はポリイミド系樹脂の有機膜が使用される。従って、ス
ルー・ホールの開口部はこれらの絶縁膜をアルミ・パッ
ド電極上で開孔することによって形成される。周知の通
り、パッド電極は半導体装置の外部取出電極であって半
導体基板の最上層に位置しているので水分の侵入を受は
易い。この場合、水分はスルー・ホール開口部から侵入
してパッド電極のアルミ材を腐食しコロージ嘗ンを発生
せしめるので信頼性が著しく阻害される。このように、
アルミ・パッド電極の信頼性は外部からの水分の侵入に
よって著しく低下せしめられるので保護膜面をシリコン
窒化膜の如き耐湿性膜質で再被覆することが通常行なわ
れている。
しかしながら、保護膜の表面にシリコン窒化膜（Ｓｉｓ
ＮＬ）を被覆して複合膜とした構造であってもスルーΦ
ホール開口部はこの複合膜の一部を開孔することによっ
て形成されるのでこの開口端面には必ず下層の絶縁膜が
露出される。しかもこの下層絶縁膜はアルミ・パッド電
極の縁端部を直接被覆しているので封止用樹脂膜を通し
てチップ表面に到達した水分はこの開口端面の露出した
絶縁膜から易々と内部に侵入して従来と同じようにアル
ミ・パッド電極を侵蝕するようになる。すなわち、従来
の如く保護膜の上表面のみに耐湿性をもたせただけでは
アルミ拳パッド電極におけるスルー・ホール開口部の耐
湿性は期待する程には向上せず信頼性も改善されない。
ＮＬ）を被覆して複合膜とした構造であってもスルーΦ
ホール開口部はこの複合膜の一部を開孔することによっ
て形成されるのでこの開口端面には必ず下層の絶縁膜が
露出される。しかもこの下層絶縁膜はアルミ・パッド電
極の縁端部を直接被覆しているので封止用樹脂膜を通し
てチップ表面に到達した水分はこの開口端面の露出した
絶縁膜から易々と内部に侵入して従来と同じようにアル
ミ・パッド電極を侵蝕するようになる。すなわち、従来
の如く保護膜の上表面のみに耐湿性をもたせただけでは
アルミ拳パッド電極におけるスルー・ホール開口部の耐
湿性は期待する程には向上せず信頼性も改善されない。
本発明の目的は、上記の状況に鑑み、アルミ−パッド電
極の耐湿性を著しく向上せしめることのできる構造のス
ルー・ホール開口部を備えた半導体装置を提供すること
である。
極の耐湿性を著しく向上せしめることのできる構造のス
ルー・ホール開口部を備えた半導体装置を提供すること
である。
本発明によれば、半導体装置は、半導体基板と、前記半
導体基板のフィールド絶縁膜上に形成されるアルミ・パ
ッド電極と、前記アルミ・パッド電極の縁端部を被覆す
る前記アルミ・パッド電極材のアルミナ変換膜と、前記
アルミナ変換膜上で縁端部を被覆して前記アルミ・パッ
ド電極のスルー・ホール開口部を形成する絶縁保護膜と
を含む。
導体基板のフィールド絶縁膜上に形成されるアルミ・パ
ッド電極と、前記アルミ・パッド電極の縁端部を被覆す
る前記アルミ・パッド電極材のアルミナ変換膜と、前記
アルミナ変換膜上で縁端部を被覆して前記アルミ・パッ
ド電極のスルー・ホール開口部を形成する絶縁保護膜と
を含む。
すなわち、本発明によれば、従来、下層絶縁膜が直接被
覆していたアルξ・パッド電極の縁端部には電極材のア
ルミナ変換膜が形成され下層絶縁膜はこのアルミナ変換
膜を介して間接的にアルミ・パッド電極の縁端部を被覆
しスルー・ホールの開口部を形成するよう設けられる。
覆していたアルξ・パッド電極の縁端部には電極材のア
ルミナ変換膜が形成され下層絶縁膜はこのアルミナ変換
膜を介して間接的にアルミ・パッド電極の縁端部を被覆
しスルー・ホールの開口部を形成するよう設けられる。
このアルミナ変換膜はアルミ・パッド電極面を高周波に
よるスパッタ・エツチング等で清浄にした後温水または
酸素プラズマで選択酸化すれば容易に形成できるので製
造１糧を特に複雑化することはない。
よるスパッタ・エツチング等で清浄にした後温水または
酸素プラズマで選択酸化すれば容易に形成できるので製
造１糧を特に複雑化することはない。
このアルミナ変換膜はアルミ・パッド電極縁端部のバッ
ジページ璽ン効果を高めるよう作用する。
ジページ璽ン効果を高めるよう作用する。
すなわち、封止用樹脂膜を通してチップ表面に到達した
水分が開口端面を伝わってパッド電極面に侵透するのを
阻止するので従来問題とされたアルミ・パッド電極のコ
ロージ胃ン発生事故は確実に防止され信頼性が著しく改
善される。以下図面を参照して本発明の詳細な説明する
。
水分が開口端面を伝わってパッド電極面に侵透するのを
阻止するので従来問題とされたアルミ・パッド電極のコ
ロージ胃ン発生事故は確実に防止され信頼性が著しく改
善される。以下図面を参照して本発明の詳細な説明する
。
第１図は本発明の一実施例を示すアルミ・パッド電極部
の断面構造図である。本実施例によれば、本発明の半導
体装置は、半導体基板１と、その表面を被覆するフィー
ルド絶縁膜２と、アルミ・パッド電極３と、アルミ・パ
ッド電極３０緑端部に形成されたアルミナ変換膜４と、
このアルミナ変換膜４上で縁端部を被覆してアルミ・パ
ッド電極３のスルー・ホール開口部を形成するリン硅酸
ガラス（ＰＳＧ）などからなる絶縁保護膜５と、ボンデ
ィング・ワイヤ６と、封止用樹脂膜７とを含む。
の断面構造図である。本実施例によれば、本発明の半導
体装置は、半導体基板１と、その表面を被覆するフィー
ルド絶縁膜２と、アルミ・パッド電極３と、アルミ・パ
ッド電極３０緑端部に形成されたアルミナ変換膜４と、
このアルミナ変換膜４上で縁端部を被覆してアルミ・パ
ッド電極３のスルー・ホール開口部を形成するリン硅酸
ガラス（ＰＳＧ）などからなる絶縁保護膜５と、ボンデ
ィング・ワイヤ６と、封止用樹脂膜７とを含む。
本実施例によれば、アルミ・パッド電極３の縁端部には
絶縁保護膜５の形成に先立ちアルミナ変換膜４が選択的
く形成される。この形成には公知の選択的アルミナ変換
手段を用い得るので製造上側等問題となることはなくボ
ンディング・ワイヤ６のボールが接着変形する領域だけ
を残しその他の領域がアルミ素地を露出しないように形
成することができる。すなわち、アルミナ変換膜４は第
１図が示すようにアルミ・パッド電極３の縁端部をその
側壁を含み且つボンディング領域のみを残す程度にまで
広範囲にわたシ形成される。従って、アルミ拳ハツト電
極３上に形成されるスルー・ホールの開口部は絶縁保護
膜５がアルミ素地を直接被覆する従来のものとは異なシ
このアルミナ変換膜４を介し間接的に被覆する構造のも
のとなる。
絶縁保護膜５の形成に先立ちアルミナ変換膜４が選択的
く形成される。この形成には公知の選択的アルミナ変換
手段を用い得るので製造上側等問題となることはなくボ
ンディング・ワイヤ６のボールが接着変形する領域だけ
を残しその他の領域がアルミ素地を露出しないように形
成することができる。すなわち、アルミナ変換膜４は第
１図が示すようにアルミ・パッド電極３の縁端部をその
側壁を含み且つボンディング領域のみを残す程度にまで
広範囲にわたシ形成される。従って、アルミ拳ハツト電
極３上に形成されるスルー・ホールの開口部は絶縁保護
膜５がアルミ素地を直接被覆する従来のものとは異なシ
このアルミナ変換膜４を介し間接的に被覆する構造のも
のとなる。
この際、アルミナ変換膜４はアルミ・パッド電極３の被
覆面に対しバッジベージ曹ン膜として働き封止用樹脂膜
７に生じたクラックまたはビン・ホールを通して侵入す
る水分がアルミ・パッド電極３内に侵透してコロージ璽
ン化するのをきわめて有効に阻止することができる。す
なわち、アルミ・パッド電極３におけるスルー・ホール
開口部の耐湿性を著しく向上せしめ半導体装置の信頼性
を大きく高めることができる。
覆面に対しバッジベージ曹ン膜として働き封止用樹脂膜
７に生じたクラックまたはビン・ホールを通して侵入す
る水分がアルミ・パッド電極３内に侵透してコロージ璽
ン化するのをきわめて有効に阻止することができる。す
なわち、アルミ・パッド電極３におけるスルー・ホール
開口部の耐湿性を著しく向上せしめ半導体装置の信頼性
を大きく高めることができる。
第２図（ａ）〜（ｄ）は本発明半導体装置の一つの製造
工程図で第１図の実施例に対応するものである。
工程図で第１図の実施例に対応するものである。
この製造工程によれば、半導体基板１のフィールド絶縁
膜２上にはアルミ・パッド電極３がまずパターニング形
成され、このアルミ・パッド電極３上にはレジストの残
しパターン８が形成すべきスルｍ−ホール開口部の径よ
シ若干小さめに被着される。〔第２図（ａ）参照〕。つ
いでアルミ−パッド電極３の露出面は高周波によるスパ
ッタ・エツチング等で清浄化され温水浸漬または酸素プ
ラズマ等の処理を受けてアルミナ変換膜４に変質される
。
膜２上にはアルミ・パッド電極３がまずパターニング形
成され、このアルミ・パッド電極３上にはレジストの残
しパターン８が形成すべきスルｍ−ホール開口部の径よ
シ若干小さめに被着される。〔第２図（ａ）参照〕。つ
いでアルミ−パッド電極３の露出面は高周波によるスパ
ッタ・エツチング等で清浄化され温水浸漬または酸素プ
ラズマ等の処理を受けてアルミナ変換膜４に変質される
。
〔第２図（ｂ）参照〕。ここでレジストの残しパターン
８は除去されついで絶縁保護膜５が全面に被覆された後
スルー・ホール開口部形成のためのレジスト膜９が改め
て被着される。〔第２図（ｃ）参照〕。
８は除去されついで絶縁保護膜５が全面に被覆された後
スルー・ホール開口部形成のためのレジスト膜９が改め
て被着される。〔第２図（ｃ）参照〕。
その後公知の写真蝕刻技術を用い絶縁保護膜５を開孔す
ればワイヤ・ボンディングすべき領域のみにアルミ素地
を残し且つ縁端部のアルミナ変換膜４上に絶縁保護膜５
を設けたスルー・ホール開口部１０が第２図（ｄ）の如
く形成される。従りて、算出するアルミ素地にボンディ
ング・ワイヤ６をボンディングし更に封止用樹脂膜７で
封入すれば第１図の実施例構造を得ることができる。
ればワイヤ・ボンディングすべき領域のみにアルミ素地
を残し且つ縁端部のアルミナ変換膜４上に絶縁保護膜５
を設けたスルー・ホール開口部１０が第２図（ｄ）の如
く形成される。従りて、算出するアルミ素地にボンディ
ング・ワイヤ６をボンディングし更に封止用樹脂膜７で
封入すれば第１図の実施例構造を得ることができる。
以上詳細に説明したように、本発明によれば、アルミ・
パッド電極のスルー・ホール開口部は下層絶縁保護膜が
アルミナ変換膜を介してパッド電極の縁端部を被覆する
構造とされているので、封止用樹脂膜を通して侵入する
水分のパッド電極面への侵入径路を完全に遮断し得る。
パッド電極のスルー・ホール開口部は下層絶縁保護膜が
アルミナ変換膜を介してパッド電極の縁端部を被覆する
構造とされているので、封止用樹脂膜を通して侵入する
水分のパッド電極面への侵入径路を完全に遮断し得る。
従って、従来の如きアルミ・パッド電極のコロージ冒ン
化が防止されるので信頼性高き半導体装置を得ることが
できる。
化が防止されるので信頼性高き半導体装置を得ることが
できる。
第１図は本発明の一実施例を示すアルミ・パッド電極部
の断面構造図、第２図（ａ）〜（ｄ）は本発明半導体装
置の一つの製造工程図である。 １・・・・・・半導体基板、２・・・・・・フィールド
絶縁膜、３・・・・・・アルミ・パッド電極、４・・・
・・・アルミナ変換膜、５・・・・・・絶縁保護膜、６
・・・・・・ボンディング・ワイヤ、７・・・・・・封
止用樹脂膜、８，９・・・テ・・レジスト膜、１０・・
・・・・スルー・ホール開口部。 １２ 半’！ 社＠ ｌ ：ｔｉ’＜
フグ。ソイや？ニ フィールド奪ぎＪ−（月ヂ〔７；
側５Ｌ用４吉十月−月臭３二 了ルミ、パッド「木（ ４、アルミナ変換膜 ５ ミ シｆｉ＃（Ｚ 意ｊ［ （の ｉ２図 ／θズルー・水−ル開ロ音昏 箔２目
の断面構造図、第２図（ａ）〜（ｄ）は本発明半導体装
置の一つの製造工程図である。 １・・・・・・半導体基板、２・・・・・・フィールド
絶縁膜、３・・・・・・アルミ・パッド電極、４・・・
・・・アルミナ変換膜、５・・・・・・絶縁保護膜、６
・・・・・・ボンディング・ワイヤ、７・・・・・・封
止用樹脂膜、８，９・・・テ・・レジスト膜、１０・・
・・・・スルー・ホール開口部。 １２ 半’！ 社＠ ｌ ：ｔｉ’＜
フグ。ソイや？ニ フィールド奪ぎＪ−（月ヂ〔７；
側５Ｌ用４吉十月−月臭３二 了ルミ、パッド「木（ ４、アルミナ変換膜 ５ ミ シｆｉ＃（Ｚ 意ｊ［ （の ｉ２図 ／θズルー・水−ル開ロ音昏 箔２目
Claims (1)
- 半導体基板と、前記半導体基板のフィールド絶縁膜上に
形成されるアルミ・パッド電極と、前記アルミ・パッド
電極の縁端部を被覆する前記アルミ・パッド電極材のア
ルミナ変換膜と、前記アルミナ変換膜上で縁端部を被覆
して前記アルミ・パッド電極のスルー・ホール開口部を
形成する絶縁保護膜とを含むことを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62041878A JPS63208225A (ja) | 1987-02-24 | 1987-02-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62041878A JPS63208225A (ja) | 1987-02-24 | 1987-02-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63208225A true JPS63208225A (ja) | 1988-08-29 |
Family
ID=12620528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62041878A Pending JPS63208225A (ja) | 1987-02-24 | 1987-02-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63208225A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11354797A (ja) * | 1999-06-02 | 1999-12-24 | Semiconductor Energy Lab Co Ltd | Ｍｉｓ型半導体装置とその作製方法 |
| US6417543B1 (en) | 1993-01-18 | 2002-07-09 | Semiconductor Energy Laboratory Co., Ltd. | MIS semiconductor device with sloped gate, source, and drain regions |
| EP3182443A4 (en) * | 2014-08-11 | 2017-08-23 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device |
-
1987
- 1987-02-24 JP JP62041878A patent/JPS63208225A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6417543B1 (en) | 1993-01-18 | 2002-07-09 | Semiconductor Energy Laboratory Co., Ltd. | MIS semiconductor device with sloped gate, source, and drain regions |
| US6984551B2 (en) | 1993-01-18 | 2006-01-10 | Semiconductor Energy Laboratory Co., Ltd. | MIS semiconductor device and method of fabricating the same |
| US7351624B2 (en) | 1993-01-18 | 2008-04-01 | Semiconductor Energy Laboratory Co., Ltd. | MIS semiconductor device and method of fabricating the same |
| JPH11354797A (ja) * | 1999-06-02 | 1999-12-24 | Semiconductor Energy Lab Co Ltd | Ｍｉｓ型半導体装置とその作製方法 |
| EP3182443A4 (en) * | 2014-08-11 | 2017-08-23 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0373136B2 (ja) | ||
| US5055906A (en) | Semiconductor device having a composite insulating interlayer | |
| JPS63208225A (ja) | 半導体装置 | |
| JPS59232424A (ja) | 半導体装置とその製造法 | |
| US6479402B1 (en) | Method to improve adhesion of molding compound by providing an oxygen rich film over the top surface of a passivation layer | |
| JPS59205723A (ja) | 窒化シリコン膜を有する半導体装置 | |
| JPS63173332A (ja) | 半導体集積回路装置 | |
| JPS6035515A (ja) | 半導体装置の製造法 | |
| JPS58142533A (ja) | 半導体装置 | |
| JPS60150657A (ja) | レジンモ−ルド半導体装置 | |
| JPH0691126B2 (ja) | 半導体装置 | |
| JPH0828389B2 (ja) | 半導体装置 | |
| JPS5998534A (ja) | 半導体装置 | |
| JPS6035525A (ja) | 半導体装置 | |
| JP2770390B2 (ja) | 半導体装置 | |
| JPS60186030A (ja) | ボンデイング方法 | |
| JPH05226325A (ja) | 半導体装置 | |
| JPH03209823A (ja) | 樹脂封止型半導体装置 | |
| JPS62291127A (ja) | 半導体装置 | |
| JPS5846644A (ja) | 半導体素子 | |
| JPS6127177Y2 (ja) | ||
| JPH01255235A (ja) | 半導体装置 | |
| JPS5795626A (en) | Manufacture of semiconductor device | |
| JPS6119159A (ja) | 半導体装置 | |
| JPS63285939A (ja) | 半導体装置 |