JPS63252476A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPS63252476A JPS63252476A JP62088262A JP8826287A JPS63252476A JP S63252476 A JPS63252476 A JP S63252476A JP 62088262 A JP62088262 A JP 62088262A JP 8826287 A JP8826287 A JP 8826287A JP S63252476 A JPS63252476 A JP S63252476A
- Authority
- JP
- Japan
- Prior art keywords
- type
- substrate
- diffusion layer
- layer
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体基板の製造方法に関し、特に高耐圧用の
半導体基板の製造方法に関する。
半導体基板の製造方法に関する。
従来、縦型トランジスタの高耐圧用Ｎ型基板には、中性
子照射によるＮ型基板の裏面に、高濃度のＮ型拡散層を
形成した拡散済基板が使用されている。第３図にこのよ
うな基板を使用して製造された縦型トランジスタの一例
を示す。Ｎ型基板２１の裏面に高濃度のＮ型拡散層２２
が形成され、表面には、フィールドリングを構成するＰ
型拡散層２３とベース領域となるＰ型拡散Ｎ２４が形成
され、ベース領域中にエミッタ領域となるＮ型拡散層２
４が形成されている。
子照射によるＮ型基板の裏面に、高濃度のＮ型拡散層を
形成した拡散済基板が使用されている。第３図にこのよ
うな基板を使用して製造された縦型トランジスタの一例
を示す。Ｎ型基板２１の裏面に高濃度のＮ型拡散層２２
が形成され、表面には、フィールドリングを構成するＰ
型拡散層２３とベース領域となるＰ型拡散Ｎ２４が形成
され、ベース領域中にエミッタ領域となるＮ型拡散層２
４が形成されている。
上述した従来の構造ではフィールドリングの耐圧を保持
するためＮ型基板２１−が厚くなって耐圧以外の電気的
特性が犠牲になり、所望の特性を得るためにペレット面
積が広くなる欠点がある。更に、Ｎ型高濃度基板上にＮ
型低濃度層をエピタキシャル成長によって製造し、この
Ｎ型低濃度層内にトランジスタを形成する場合には、コ
レクタ高濃度層の不純物濃度が非常に高いため、従来の
埋込みエピタキシャル技術によってベース領域直下のＮ
型低濃度層の厚さを薄くすることは困難であった。また
、高耐圧を得るためエピタキシャル層を厚くする必要が
あり、結晶欠陥が増加し、且つ成長時間が長くなり生産
コストが高くなる欠点があった。
するためＮ型基板２１−が厚くなって耐圧以外の電気的
特性が犠牲になり、所望の特性を得るためにペレット面
積が広くなる欠点がある。更に、Ｎ型高濃度基板上にＮ
型低濃度層をエピタキシャル成長によって製造し、この
Ｎ型低濃度層内にトランジスタを形成する場合には、コ
レクタ高濃度層の不純物濃度が非常に高いため、従来の
埋込みエピタキシャル技術によってベース領域直下のＮ
型低濃度層の厚さを薄くすることは困難であった。また
、高耐圧を得るためエピタキシャル層を厚くする必要が
あり、結晶欠陥が増加し、且つ成長時間が長くなり生産
コストが高くなる欠点があった。
本発明の半導体基板の製造方法は、Ｎ型又はＰ型の低濃
度Ｓｉ単結晶基板両面に酸化膜を成長させ、裏面酸化膜
を選択エツチングし、高濃度の拡散層を形成する工程と
、裏面酸化膜を全面除去し、前記拡散層の不純物原子よ
り拡散定数の小さい不純物原子を使用した高濃度のエピ
タキシャル成長層を形成する工程とを有している。
度Ｓｉ単結晶基板両面に酸化膜を成長させ、裏面酸化膜
を選択エツチングし、高濃度の拡散層を形成する工程と
、裏面酸化膜を全面除去し、前記拡散層の不純物原子よ
り拡散定数の小さい不純物原子を使用した高濃度のエピ
タキシャル成長層を形成する工程とを有している。
次に、本発明についで図面を参照して説明する。第１図
（ａ）〜（ｃ）は本発明の基板の製造工程を示した縦断
面図である。Ｎ型基板１は中性子照射等により製造され
た低濃度Ｓｉ単結晶基板である。第１図（ａ）に示すよ
うに、厚さ１８０μのＮ型基板１を１１００°Ｃスチー
ム雰囲気で２００分熱酸化し全面に酸化膜２，３を形成
する。その後、裏面酸化膜３をホトリソグラフィ技術に
より選択エツチングする。次に、１１００°ＣＰＯＣｆ
ｆ３で６０分間リンをブリデポジションして、その後１
２００°ＣＮ ２雰囲気で押し込みを行ない、Ｎ型拡散
Ｍ４をＮ型基板１内に形成する。
（ａ）〜（ｃ）は本発明の基板の製造工程を示した縦断
面図である。Ｎ型基板１は中性子照射等により製造され
た低濃度Ｓｉ単結晶基板である。第１図（ａ）に示すよ
うに、厚さ１８０μのＮ型基板１を１１００°Ｃスチー
ム雰囲気で２００分熱酸化し全面に酸化膜２，３を形成
する。その後、裏面酸化膜３をホトリソグラフィ技術に
より選択エツチングする。次に、１１００°ＣＰＯＣｆ
ｆ３で６０分間リンをブリデポジションして、その後１
２００°ＣＮ ２雰囲気で押し込みを行ない、Ｎ型拡散
Ｍ４をＮ型基板１内に形成する。
（第１図（ｂ））。裏面酸化膜３をＨＦで全面除去後、
不純物ソースにＡｓＨ３を使用し、成長レート４μｍ／
ｍｉｎでＮ型エピタキシャル層５を６０μｍ形成する（
第１図（Ｃ））、Ｎ型エピタキシャルＮ５は完全性の高
い結晶である必要はないので２μｍ／ｍｉｎ以上の成長
レートで速やかに成長させることが可能である。
不純物ソースにＡｓＨ３を使用し、成長レート４μｍ／
ｍｉｎでＮ型エピタキシャル層５を６０μｍ形成する（
第１図（Ｃ））、Ｎ型エピタキシャルＮ５は完全性の高
い結晶である必要はないので２μｍ／ｍｉｎ以上の成長
レートで速やかに成長させることが可能である。
以上の製造方法によって作成されたＮ型基板を使用した
ブレーナ型高耐圧トランジスタの一例を第２図に示す。
ブレーナ型高耐圧トランジスタの一例を第２図に示す。
Ｎ型基板１の表面に形成されたＰ型拡散層１１は耐圧保
持用のフィールドリングを構成し、ベース領域Ｐ型拡散
層１２中にエミッタ領域Ｎ型拡散層１３が形成される。
持用のフィールドリングを構成し、ベース領域Ｐ型拡散
層１２中にエミッタ領域Ｎ型拡散層１３が形成される。
なお、裏面側に形成されたＮ型拡散層４は、ベース領域
Ｐ型拡散層１２と対向する位置に形成され、Ｎ型基板１
表面にペースエミッタ領域を形成する熱処理によって更
に、Ｎ型基板１内に拡散され、Ｎ型低濃度層を薄くする
。また、Ｎ型エピタキシャル層５の不純物原子はＡｓを
使用しており、拡散係数が小さいため、フィールドリン
グ直下のＮ型低濃度層厚の減少は小さく、耐圧低下は起
らない。
Ｐ型拡散層１２と対向する位置に形成され、Ｎ型基板１
表面にペースエミッタ領域を形成する熱処理によって更
に、Ｎ型基板１内に拡散され、Ｎ型低濃度層を薄くする
。また、Ｎ型エピタキシャル層５の不純物原子はＡｓを
使用しており、拡散係数が小さいため、フィールドリン
グ直下のＮ型低濃度層厚の減少は小さく、耐圧低下は起
らない。
なお、上記実施例ではＮ型基板について説明したが、Ｐ
型基板についても適用できる。
型基板についても適用できる。
以上説明したように本発明は、Ｎ型又はＰ型紙濃度基板
裏面に高濃度の選択拡散層とエピタキシャル層を形成し
た基板により高耐圧縦形トランジスタの特性改善及びペ
レット面積縮少の可能な構造が実現できる。また、本発
明の製造方法では、Ｎ型エピタキシャル層５の結晶性は
特性に影響を与えないため、成長レートは通常のエピタ
キシャル成長よりも大きくすることができ生産コストを
低下できる。
裏面に高濃度の選択拡散層とエピタキシャル層を形成し
た基板により高耐圧縦形トランジスタの特性改善及びペ
レット面積縮少の可能な構造が実現できる。また、本発
明の製造方法では、Ｎ型エピタキシャル層５の結晶性は
特性に影響を与えないため、成長レートは通常のエピタ
キシャル成長よりも大きくすることができ生産コストを
低下できる。
第１図（ａ）、（ｂ）、（ｃ）は本発明の製造方法の工
程を示す断面図、第２図は、本発明の半導体基板を使用
した高耐熱縦形トランジスタの断面図、第３図は従来の
基板を使用した高耐圧縦形トランジスタの断面図である
。 １・・・Ｎ型基板、２，３・・・酸化膜、４，２２・・
・Ｎ型拡散層、５・・・Ｎ型エピタキシャル層、１１゜
２３・・・Ｐ型拡散層（フィールドリング）、１２゜２
４・・・Ｐ型拡散層（ベース領域＞、１３．２５・・・
Ｎ型拡散Ｍ（エミッタ領域）。
程を示す断面図、第２図は、本発明の半導体基板を使用
した高耐熱縦形トランジスタの断面図、第３図は従来の
基板を使用した高耐圧縦形トランジスタの断面図である
。 １・・・Ｎ型基板、２，３・・・酸化膜、４，２２・・
・Ｎ型拡散層、５・・・Ｎ型エピタキシャル層、１１゜
２３・・・Ｐ型拡散層（フィールドリング）、１２゜２
４・・・Ｐ型拡散層（ベース領域＞、１３．２５・・・
Ｎ型拡散Ｍ（エミッタ領域）。
Claims (1)
- 低濃度Ｓｉ単結晶基板両面に酸化膜を成長させ、裏面
酸化膜を選択エッチングし、高濃度の拡散層を形成する
工程と、裏面酸化膜を全面除去し、前記拡散層の不純物
原子より拡散定数の小さい不純物原子を使用した高濃度
のエピタキシャル成長層を成長させる工程とを有する半
導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62088262A JPS63252476A (ja) | 1987-04-09 | 1987-04-09 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62088262A JPS63252476A (ja) | 1987-04-09 | 1987-04-09 | 半導体基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63252476A true JPS63252476A (ja) | 1988-10-19 |
Family
ID=13937967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62088262A Pending JPS63252476A (ja) | 1987-04-09 | 1987-04-09 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63252476A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5027485A (ja) * | 1973-07-11 | 1975-03-20 | ||
| JPS6084872A (ja) * | 1983-10-17 | 1985-05-14 | Hitachi Ltd | 半導体装置およびその製造方法 |
-
1987
- 1987-04-09 JP JP62088262A patent/JPS63252476A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5027485A (ja) * | 1973-07-11 | 1975-03-20 | ||
| JPS6084872A (ja) * | 1983-10-17 | 1985-05-14 | Hitachi Ltd | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6252963A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH0547913A (ja) | 半導体装置の製造方法 | |
| JPH06302826A (ja) | 絶縁ゲート電界効果トランジスタ及びその製造方法 | |
| JPS60175452A (ja) | トランジスタの製造方法 | |
| JPH0529328A (ja) | 半導体装置及びその製造方法 | |
| KR960015929B1 (ko) | 바이폴라 트랜지스터의 매입층 제조방법 | |
| JP2722829B2 (ja) | 半導体装置の製造方法 | |
| JP2629162B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0128508B2 (ja) | ||
| JPH0244732A (ja) | 半導体装置の製造方法 | |
| JPH03505026A (ja) | バイポーラトランジスタおよびそれの作製方法 | |
| JPH01223765A (ja) | 半導体装置の製造方法 | |
| JPS5891673A (ja) | 半導体装置の製造方法 | |
| JPS63144567A (ja) | 半導体装置の製造方法 | |
| JPS6351674A (ja) | 半導体装置の製造方法 | |
| JPS6245065A (ja) | 半導体装置の製造方法 | |
| JPS5915499B2 (ja) | 半導体装置およびその製造方法 | |
| JPH038582B2 (ja) | ||
| JPH05175322A (ja) | 半導体装置の製造方法 | |
| JPS6038871A (ja) | バイポ−ラ型半導体装置の製造方法 | |
| JPS5863166A (ja) | 半導体装置の製造方法 | |
| JPS633420A (ja) | 半導体装置 | |
| JPS6376374A (ja) | 半導体装置の製造方法 | |
| JPS62214637A (ja) | 半導体装置とその製造方法 | |
| JPH06120241A (ja) | 半導体装置の製造方法 |