JPS63257837A - マルチプロセツサシステムの検査方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データバスを介して接続されたマルチプロセ
ッサシステムの遠隔検査システムに関し、特に個々のプ
ロセッサユニット（ＭＰＵ）が使用するメモリの内容の
検査に関する。

〔概　要〕

本発明は、一つのデータバスにそれぞれ接続された複数
のプロセッサユニットから構成されるマルチプロセッサ
・システムの検査方式において、上記プロセッサユニッ
トに、上記バス上の特定のデータによりその内蔵メモリ
を直接アクセスする手段を持たせ、上記データバスに接
続された検査専用プロセッサより、上記特定のデータを
被検査プロセッサユニットに対して送出し、この送出デ
ータに対して上記被検査プロセッサユニットから送り返
されてきたデータを検査することにより、各プロセッサ
ユニットが検査のための特別なプログラムを必要とせず
に、簡単にかつ遠隔制御で各プロセッサユニットの内蔵
メモリの検査をできるようにしたものである。

〔従来の技術〕

従来ごの種のマルチプロセッサシステムの検査には、第
３図に示すように個々のプロセッサユニット（ＭＰＵ）
に直接ターミナル３を接続し、個々のターミナル３内に
存在するある種の検査用プログラムを実行するか、また
は第４図に示すように、個々のプロセッサユニット２か
ら検査専用回線４を引き出し、検査専用プロセッサ５を
用い、個々のプロセッサユニットおよび検査専用プロセ
ッサ５の双方で検査のための通信制御プログラムを実行
し検査を行っていた。

〔発明が解決しようとする問題点〕

上述した従来のマルチプロセッサシステムの検査方式に
おいて、第３図の場合は、個々のプロセンサユニットご
とに検査用のターミナルが必要であり、ネットワークが
長くなると、同時に複数のターミナルを１人で操作でき
ない欠点があった。

さらに第３図および第４図とも共通に検査のために全て
のプロセッサユニット内にある種の通信制御プログラム
を必要とし、プロセッサユニットの種類および構成が異
なる場合、機種ごとに異なった通信制御プログラムを必
要とし、膨大な量のソフトウェアを必要とし、また、各
プロセッサユニットのアプリケーションプログラムが実
行している間に同時に検査を行えるようにするために、
高度なソフトウェアテクニックが要求される欠点があっ
た。

本発明の目的は、上記の欠点を除去することにより、簡
単にしかも遠隔制御で検査を行うことのできるマルチプ
ロセッサシステムの検査方式を提供することにある。

〔問題点を解決するだめの手段〕

本発明は、一つのデータバスにそれぞれ接続された複数
のプロセッサユニットから構成されたマルチプロセッサ
システムで各プロセッサユニットの検査を行うマルチプ
ロセッサシステムの検査方式において、上記各プロセッ
サユニットは、上記データバス上の特定のデータにより
内蔵されたメモリを直接アクセスする手段を含み、上記
データバスに接続され、被検査プロセッサユニットに対
して、上記特定のデータを送出する手段と、上記被検査
プロセッサから送り返えされたデータを検査する手段と
を含む検査専用プロセッサを備えたことを特徴とする。

〔作　用〕

検査専用プロセッサから被検査・プロセッサユニットに
対し、識別子を付加した特定のデータをデータバスを介
して送出する。被検査プロセッサユニットでは、その直
接アクセス手段により内蔵メモリから指定のデータを読
み出し上記検査専用プロセッサに送り返す。上記検査専
用プロセッサではこのデータを例えばそのターミナルに
表示し検査を行う。

従って、各プロセッサユニットは、検査プログラムを各
自で有する必要はなくなり、検査専用プロセッサのプロ
グラムに従って動作を行うことになり、内蔵メモリの内
容の検査を簡単にかつ遠隔制御で行うことができる。

〔実施例〕

以下、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例を示すブロック構成図である
。本実施例は、データバス１０にそれぞれ接続された複
数のプロセッサユニット（ＭＰＵ）２０からなるマルチ
プロセッサシステムと、データバス１０に接続された各
プロセッサユニット２０の検査を行う検査専用プロセッ
サ５０と、検査専用プロセッサ５０に接続されたターミ
ナル３０とを含んでいる。

第２図は第１図に示すプロセッサユニット２０の詳細を
示すブロック構成図である。プロセッサユニット２０は
、内部バス２６に接続され全体の制御を行うＣＰｔＪ２
４と、内部バス２６に接続され所要のデータを記憶する
メモリ２３と、内部バス２６に接続されメモリ２３に対
するダイレクトアクセスを行うＤＭＡ制御器２２と、出
力がＤＭＡ制御器２２に接続されＤ　Ｍ　Ａアドレスレ
ジスタおよびワードカウンタレジスタとを含むレジスタ
２５と、データバス１０に接続され、データバス１０か
ら入力される信号を復調し、ＤＭＡ制御器２２およびＣ
ＰＵ２４への信号に変換し送出するとともに、特定の識
別子が付加された特定のデータをレジスタ２５に書き込
むバス接続器２１とを含んでいる。また、検査専用プロ
セッサ５０は、特定のデータをデータバス１０に送出す
る手段と、送り返えされたデータを検査する手段を含ん
でいる。

本発明の特徴は第１図において、検査専用プロセッサ５
０と、第２図にその詳細を示す直接アクセスする手段と
してのバス接続器２１、ＤＭＡ制御器２２およびレジス
タ２５を含むプロセッサユニット２０とを設けたことに
ある。

次に、本実施例の動作について説明する。

バス接続器５１は、ハス１０上に特定の識別子のついた
データを検出すると、それをレジスタ（アドレスレジス
タおよびワードカウンタレジスタ）６に書き込み、ＤＭ
Ａ制御器５２はそれに応じてメモリ２３とのダイレクト
メモリアクセスを行う。検査専用プロセッサ５０がデー
タバス１０に接続された特定のプロセッサユニット２０
のデータを読み込む場合、プロセッサ識別子、ＤＭＡア
ドレス、ワードカウントおよびデータの方向を示すデー
タをバス１０上に送出することにより、特定のプロセッ
サユニット２０は、全くソフトウェアが関与せずバス１
０上に指定データを返送するので、そのデータを検査専
用プロセッサ５０に接続されたターミナル３０に表示す
ることで実現でき検査を行うことができる。

Ｃ発明の効果〕 以上説明したように、本発明は、データバスを介したマ
ルチプロセッサシステムにおいて、バス上の特定データ
により外部からＤ　Ｍ　Ａ制御器のアドレスおよびデー
タ語数の設定が可能なハス接続器およびＤＭＡ制御器を
用いることにより、個々のマルチプロセッサに検査のた
めの特別なプログラムを作動させることなしに、検査専
用プロセッサの制御プログラムの作成のみでバスに接続
された全プロセッサのメモリ内容の検査ができる効果が
ある。さらに、各々のプロセッサユニ・ノドは、異種の
ものであっても、ハス接続器およびＤＭＡ制御器さえ共
通仕様に設計されていれば、ソフトウェアの変更、追加
は不要であり、さらに、プロセッサユニットの数量およ
び物理的距離もデータバスの性能内であれば問題となら
ず、検査専用プロセッサのソフトウェアの変更も不要で
あり、簡単に検査できる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック構成図。 第２図は、そのプロセッサユニットの詳細を示すブロッ
ク構成図。 第３図および第４図はそれぞれ従来例を示すブロック構
成図。 １．１０・・・データバス、２．２０・・・プロセッサ
ユニット（ＭＰＵ）　、３．３０・・・ターミナル、４
・・・検査専用回線、５．５０・・・検査専用プロセッ
サ、２１・・・バス接続器、２２・・・Ｄ　Ｍ　Ａ　？
ｌｉ制御器、２３・・・メモリ、２４・・・ＣＰＵ、２
５・・・レジスタ。

Claims (1)

【特許請求の範囲】
1. （１）一つのデータバスにそれぞれ接続された複数のプ
   ロセッサユニットから構成されたマルチプロセッサシス
   テムで各プロセッサユニットの検査を行うマルチプロセ
   ッサシステムの検査方式において、 上記各プロセッサユニットは、上記データバス上の特定
   のデータにより内蔵されたメモリを直接アクセスする手
   段を含み、 上記データバスに接続され、被検査プロセッサユニット
   に対して、上記特定のデータを送出する手段と、上記被
   検査プロセッサから送り返えされたデータを検査する手
   段とを含む検査専用プロセッサ を備えた ことを特徴とするマルチプロセッサシステムの検査方式
   。